如何级联ADC以获得更高的分辨率?

2019-07-16 10:19发布

假设我有一对12位ADC,我可以想象它们可以级​​联以获得<= 24位输出。

我可以想到只使用一个用于正范围而另一个用于负范围,尽管在交叉区域可能会有一些失真。(假设我们可以忽略几个错误位,或者可能放置第三个ADC来测量0伏左右的值)。

我一直在考虑的另一个选择是使用单个高速ADC并切换参考电压以在较低速度下获得更高的分辨率。还应该有一种方法可以使用一个固定参考ADC获得实值结果,然后切换二次转换器的aref,以获得更精确的值。

欢迎提出任何意见和建议。

我假设一个四通道8位(或双12位)芯片比一个24位芯片便宜。


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
4条回答
梦醒没你
2019-07-16 15:57
有一种称为超级采样的东西可用于提高许多类型ADC的分辨率。

它的工作原理是为信号添加噪声。尽管噪声会降低分辨率,但必须使数据在几位上分离。(我不是一个信号处理人员 - 这就是我理解它的方式。)你的噪音可能只有1或2位,但它需要在那里。如果你采用一个12位样本 - 你有12位。如果您再取4个样本,将它们加在一起并除以2,即可获得13位样本。(由于Nyquist,每个附加位需要4个样本。)

一种简单的方法是在参考电压上添加噪声。我用它来将dsPIC33F中的12位ADC提升到16位以获得更高的分辨率。之前,我设置了一个高频率的异步定时器,并使用DMA将一系列PRNG数字排队到输出捕获中,从而提供相对干净的噪声源。噪声输出将参考电压偏置约0.1%(1k-1Meg分压器)。噪声是双向的,下沉和源出。我使用dsPIC33F的DMA对样本进行排队,因此可以通过很少的CPU干预来完成。当然,最大采样率下降到正常速率的1/32左右,但这对我的应用来说不是问题。

由于噪声并非总是均匀分布,因此我将校准每个装运单元的输入,尽管差异可能只有1或2 LSB。

一周热门 更多>