电路设计

为什么都说上拉电阻接Vcc端，下拉电阻接地？

2019-07-16 11:09发布

站内问答 / 电路设计
9815 7 1593
`H_5X]8(_W7S2)X35OHU~}I.png 如果在IC芯片输入端串联一个电阻R，起到上拉作用，R电阻值越大则电阻电压UR就越大，IC就获得低电平。
R电阻值越小则电阻电压UR就越小，IC就获得高电平。
这样的接法不就起到上下拉的作用？为什么都说上拉电阻接Vcc端，下拉电阻接地？所谓的上拉是指UR变大还是IC输入电压变大？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
aylboy0001
2019-07-16 12:12
不是你说的这样的吧，这个上下拉要从IO口的状态说起，因为这个IO口有开漏和推挽输出2种，一般如果设置推挽结构的话。IO口可以直接输出低电平或者高电平并有mA级别驱动能力，而如果开漏结构，则有2种结构，一种是Nmos结构的话，这种结构一般只有低电平或者不导通状态，所以需要一个上拉电阻来产生高电平，一种PMOS结构，这种结构只有高电平和不导通状态，需要一个下拉电阻来产生低电平

一周热门 更多>