为什么都说上拉电阻接Vcc端,下拉电阻接地?

2019-07-16 11:09发布

`H_5X]8(_W7S2)X35OHU~}I.png 如果在IC芯片输入端串联一个电阻R,起到上拉作用,R电阻值越大则电阻电压UR就越大,IC就获得低电平。
R电阻值越小则电阻电压UR就越小,IC就获得高电平。
这样的接法不就起到上下拉的作用?为什么都说上拉电阻接Vcc端,下拉电阻接地?所谓的上拉是指UR变大还是IC输入电压变大?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
7条回答
8电子爱好者8
2019-07-16 20:13
xiaxingxing 发表于 2018-4-15 13:25
你好,“一种是Nmos结构的话,这种结构一般只有低电平或者不导通状态”,,这句话怎么理解的呢?NMOS管在漏极加一个电阻,在管子不导通的情况下不是可以得到高电平吗?怎么说只有低电平和不导通的状态呢?请指导,谢谢! ...

因为是开漏,所以漏极是悬空的,如果导通,输出是低电平,如果截止,就是高阻状态(就是不导通),要是不接上拉电阻,那么后级的输入端就相当于悬空,造成不稳定状态。

一周热门 更多>