电路设计

关于mos隔离后上升沿问题

2019-07-16 12:12发布

站内问答 / 电路设计
4481 11 1629
我在设计电路时，从FPGA出来的方波波形是很好的，上升沿也是垂直上升的，但经过mos隔离后，上升沿时间变长不在垂直上升。现在想办法需要减少上升沿时间，我的解决方法是将d级上的上拉电阻减小，但在这里想问大家有没有更好的方法
电路 电路
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
11条回答
月痕霜
2019-07-16 20:50
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>