共模抑制
共模抑制(CMR)测量存在共模信号时引起的差模信号。许多ADC采用差分输入来实现对共模信号的高抗扰度，因为差分输入结构本身抑制偶数阶失真积。
与PSR一样，电源纹波、接地层上产生的高功率信号、混频器和RF滤波器的RF泄漏以及能够产生高电场和磁场的应用会引起共模信号。虽然许多转换器不规定CMR，但他们通常具有50 dB至80 dB的CMR。

时钟压摆率
时钟压摆率是实现额定性能所需的最小压摆率。多数转换器在时钟缓冲器上有足够的增益，以确保采样时刻界定明确，但如果压摆率过低而使采样时刻很不确定，将产生过量噪声。如果规定最小输入压摆率，用户应满足该要求，以确保额定噪声性能。

孔径抖动
孔径抖动是ADC的内部时钟不确定性。ADC的噪声性能受内部和外部时钟抖动限制。
在典型的数据手册中，孔径抖动仅限转换器。外部孔径抖动以均方根方式与内部孔径抖动相加。对于低频应用，抖动可能并不重要，但随着模拟频率的增加，由抖动引起的噪声问题变得越来越明显。如果不使用充足的时钟，性能将比预期要差。

除由于时钟抖动而增加的噪声以外，时钟信号中与时钟不存在谐波关系的谱线也将显现为数字化输出的失真。因此，时钟信号应具有尽可能高的频谱纯度。欲了解有关孔径抖动效应的更多详细信息，请参考ADI应用笔记AN-501和AN-756。

孔径延迟
孔径延迟是采样信号的应用与实际进行输入信号采样的时刻之间的时间延迟。此时间通常为纳秒或更小，可能为正、为负或甚至为零。除非知道精确的采样时刻非常重要，否则孔径延迟并不重要。

转换时间和转换延迟
转换时间和转换延迟是两个密切相关的技术规格。转换时间一般适用于逐次逼近型转换器(SAR)，这类转换器使用高时钟速率处理输入信号，输入信号出现在输出上的时间明显晚于转换命令，但早于下一个转换命令。转换命令与转换完成之间的时间称为转换时间。

转换延迟通常适用于流水线式转换器。作为测量用于产生数字输出的流水线(内部数字级)数目的技术规格，转换延迟通常用流水线延迟来规定。通过将此数目乘以应用中使用的采样周期，可计算实际转换时间。

唤醒时间
为了降低功耗敏感型应用的功耗，器件通常在相对不用期间关断。这样做确实可以节省大量功耗，但器件重新启动时，使内部基准电压源稳定以及使内部时钟功能恢复需要有限时间量。期间产生的转换数据将不满足技术规格。

输出负载
同所有数字输出器件一样，ADC，尤其是CMOS输出器件，规定输出驱动能力。出于可靠性的原因，知道输出驱动能力比较重要，但最佳性能一般会发生在未达到完全驱动能力时。
在高性能应用中，重要的是，将输出负载降至最低并提供适当的去耦和优化布局，以尽可能降低电源上的压降。为了避免此类问题发生，许多转换器都提供LVDS输出。LVDS具有对称性，因此可以降低开关电流并提高总体性能。如果可以，应该使用LVDS输出以确保最佳性能。
单调性非单调性转换器是一种数字代码的斜率符号表现出局部变化的器件。因此，对于一个持续增加的模拟输入而言，数字输出表现出一个局部变化，其斜率从正变为负，再变回正。对于交流性能很重要的应用，非单调性表现一般不会有问题。但是，对于ADC是闭合环路一部分的应用，这种表现通常会导致环路不稳定和较差的性能。对于这类应用，应当仔细选择转换器，确保转换器满足单调性性能。
<p>