DDR2去耦电容问题-lixinghao的回答

DDR2去耦电容问题

2019-07-16 14:01发布

现在在画一个ColdFire54455的板子，DDR2去耦电容这里有几个不明白的问题，还望大家不吝赐教，万分感激。DDR2我用的是MT47H32M16，官方Demo原理图用的MT47H64M8，用了4片，每一片各10个管脚，四片共40个电源管脚，单片如图

Demo给出的去耦电容一共十几个，貌似容值还有规律0.1u 0.1p 1p的各四组等去耦电容如图
去耦电容.png

我的第一个问题是去耦电容为什么要这么选择（容值，数量）、在PCB制作中，电容该如何给4片DDR分配，如何摆放。
其次，官方给的Demo中，还有42个终端电阻，终端电压也用了电容。终端电阻如图
终端电阻.png

终端电压上连接的电容图为
终端电容.png

我的第二个问题是终端电压上的电容该如何分配，PCB中如何摆放。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

5条回答

2019-07-16 21:39

nealcc 发表于 2016-12-13 14:12
第一个问题：
要看下面这个经典的图，由于电容的寄生参数，每个电容都有工作频率范围，超过这个频率，电容就不再是"电容"了.因此出现了需要0.1uf，100pf，1pf等多个电容并联的状况。

我明白你跟我解答的第一个问题，不同容值的电容是为了滤不同频率的干扰。可能我没说明白，我的问题是：四片DDR2，共40个电源脚，可是只用到了13个去耦电容，并不是每个电源引脚分配一个。我纳闷儿的问题就是这个，按理说不应该每个电源引脚都有去耦电容么？