关于CPU的I/O接到其他芯片的配置脚的设计方式

2019-07-16 15:31发布

请教大家一个问题:做电路原理图设计时,CPU的I/O接到其他芯片的配置引脚时一般采用何种设计方式?有何设计规则?
例:STM32F103VET的I/O接到一款SRAM(IS62WV51216BLL)的配置脚(WE, CS1,  OE,  LB,  UB)上,I/O为配置脚提供高或低两种状态,以下两种方式是否合理或有无相关设计资料可供参考?
1)中间串入电阻,用于限流?
设计1.png
2)配置脚前下拉电阻
设计2.png
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
6条回答
暗香_lv
2019-07-17 09:51
tiantianxinqing 发表于 2016-5-5 21:50
第一种电阻是减小信号过冲的,一般在100欧姆一下,多为22欧姆
  第二种要参考SRAM的需求,下拉保证的是在CPU未配置情况下为低,配置之后按CPU输出来。这种电阻一般用10K左右
  芯片之间的I/O连接要确保只有一个输出,否则电平冲突会造成芯片损坏 ...

谢谢,芯片之间I/O状态冲突的问题是由软件决定的吧?请问硬件设计时需要特别处理吗?

一周热门 更多>