关于CPU的I/O接到其他芯片的配置脚的设计方式

2019-07-16 15:31发布

请教大家一个问题:做电路原理图设计时,CPU的I/O接到其他芯片的配置引脚时一般采用何种设计方式?有何设计规则?
例:STM32F103VET的I/O接到一款SRAM(IS62WV51216BLL)的配置脚(WE, CS1,  OE,  LB,  UB)上,I/O为配置脚提供高或低两种状态,以下两种方式是否合理或有无相关设计资料可供参考?
1)中间串入电阻,用于限流?
设计1.png
2)配置脚前下拉电阻
设计2.png
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。