电路设计

做逆变器闭环控制时，采样信号滤波带来较大时延怎么克服？

2019-07-16 15:35发布

站内问答 / 电路设计
5789 4 991
请教各位大神，我们现在在做一个逆变器的电流闭环控制，电流经霍尔元件采样后有多个RC滤波，RC滤波带来约3~5ms的时延，使得电流难以控制，请问大家在做硬件电路设计时是怎么考虑、克服滤波时延的？？

万分感谢各位的解答！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
24不可说
2019-07-16 17:03
是不是电容值大小不合适

一周热门 更多>