电路设计

DC-DC转换中，要如何做才能让输出电压出来的时间早点？

2019-07-16 15:46发布

站内问答 / 电路设计
4783 6 1098
如图所示,3v3在上电时序中出来得比较晚，要如何做才能让3v3出来的时间早点？减小R1402的阻值和去掉C1311都没有效果。是不是这种EN脚控制使能的DC-DC芯片，它的时分上电时间是固定的？
捕获.PNG
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
lancoln
2019-07-16 23:35
使能信号时差补偿或者换芯片！

一周热门 更多>