电路设计

cd4013问题

2019-07-16 19:18发布

站内问答 / 电路设计
13370 1 1541
网上数据手册，写着当RD SD为低电平，在CLK上升沿的时候，输出Q才会跟随D。
但是我前天去买的一款4013芯片。CLK、RD、SD接地，D接VCC，一上电输出Q就是高电平。
是芯片还是哪里问题？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
萧风
2019-07-17 00:45
本帖最后由 gk320830 于 2015-3-6 00:53 编辑

我知道了.是上电输出状态不确定..要加上电复位电路.
不过我的已经有延时复位了.上电复位不好加...

一周热门 更多>