关于ddr3等长控制的8个问题

2019-07-16 21:25发布

问题比较多,我比较low,呵呵。假如ddr3的时钟是800M那么数据地址应该1600m,对吗?
  • 1:如果这样地址数据是不是应该比时钟短,应该短多少算比较合理?
  • 2:我应该怎么确定时钟,地址,数据他们最长可以走多长?
  • 3:时钟跟dqs需要等长吗,需要控制在多少范围?
  • 4:时钟跟地址控制线做等长,应该控制在什么范围?
  • 5:数据跟dqs等长,是不是应该先把dqs走出来,然后把dqs作为参考吗,他们的可以相差多大?
  • 6:如果空间不足的情况下,地址跟地址的间距最小可以做多少,数据与数据间距可以做多少?地址可以跟数据走同一层吗?
  • 7:以上的等长情况在频率,控制芯片,ddr颗粒不同的情况下,同样适用吗?
  • 8:关于ddr3的布局,如果我走fly-by,四片或者八片ddr3,我空间充足,我是所有的放同一层,还是两两对帖,比较好?ddr颗粒到控制芯片的距离怎么判断太远还是太近?



友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
4条回答
staph
2019-07-17 04:53
楼主你好,我刚刚翻到了你的《信号完整性分析》学习笔记的帖子,以及你以往的帖子,发现我遇到了和你相似的经历。我也是刚刚大学毕业,从事PCB设计相关工作,但是我在大学时候也只是参加过飞思卡尔比赛画过简单板子,会画简单的32板子,现在公司需要画嵌入式芯片的板子导致我无从下手(公司以前也没用过嵌入式,囧)。这段时间一直在搜相关的内容,什么高速板,等长,阻抗,ddr。。。完全没有头绪,也不敢轻易下手。所以想请教楼主学习高速板绘制入门需要学习哪些知识,具体需要了解什么(比如我现在完全不知道阻抗是什么应该怎么做?是否需要做?哪里需要做?怎么和板厂沟通等等),希望楼主不吝赐教!谢谢!

一周热门 更多>