问题比较多,我比较low,呵呵。假如ddr3的时钟是800M那么数据地址应该1600m,对吗?
- 1:如果这样地址数据是不是应该比时钟短,应该短多少算比较合理?
- 2:我应该怎么确定时钟,地址,数据他们最长可以走多长?
- 3:时钟跟dqs需要等长吗,需要控制在多少范围?
- 4:时钟跟地址控制线做等长,应该控制在什么范围?
- 5:数据跟dqs等长,是不是应该先把dqs走出来,然后把dqs作为参考吗,他们的可以相差多大?
- 6:如果空间不足的情况下,地址跟地址的间距最小可以做多少,数据与数据间距可以做多少?地址可以跟数据走同一层吗?
- 7:以上的等长情况在频率,控制芯片,ddr颗粒不同的情况下,同样适用吗?
- 8:关于ddr3的布局,如果我走fly-by,四片或者八片ddr3,我空间充足,我是所有的放同一层,还是两两对帖,比较好?ddr颗粒到控制芯片的距离怎么判断太远还是太近?
一周热门 更多>