Atmel

芯片引脚的 top-solder层部分重叠

2019-07-16 21:48发布

站内问答 / Altium Designer
8677 15 1217

我根据 芯片的 datasheet提供的封装尺寸，用 AD 13 画了芯片的封装，但是 芯片的引脚的 top-solder 层相互重叠，
如果PCB打样后，该芯片的引脚会相互短路吗，该芯片的封装图如下：（红 {MOD}是 top layer层，紫 {MOD}是 top solder层）

QQ截图20150519213816.png


这个芯片的datasheet如下面附件：
isl43410.pdf (484.54 KB, 下载次数: 24)


领请教：PCB各层含义，比如 top layer，bottom layer； top paste， bottom paste；
top solder， bottom solder； drill guide ；drill drawing 等层。还有  槽孔层 （rou层） 是哪一层呢，有何作用呢？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
15条回答
feien17
2019-07-18 15:52
Kuokevin 发表于 2017-5-17 21:56
这么才能把那个小于0.25mm消掉

在规则里面改。solder的间距过小正常是不影响制板的。不过要看实际阻焊的需要而定。如果阻焊开窗过小没有关系，那么在规则中直接去掉本规则的限制就好：请看，我一般会吧丝印和开窗规则去掉，那么pcb里的提示就消失了。
无标题.png

一周热门 更多>