Atmel

高速时钟分配电路及布线对电源分割的影响，

2019-07-16 21:49发布

站内问答 / Altium Designer
11584 19 1525
什么是“立体包地”？

板子上有一片时钟分配芯片，即100Mhz时钟输入，输出20多路相同频率的时钟。该时钟芯片摆在底层，时钟走线也布在底层，最靠近底层的内层是一个电源层，分割了不同电源，如下图所示，调试的时候发现紫 {MOD}分块的电源被耦合了100Mhz的交流分量，幅度大概在150mV左右。: y: K# v# T* L2 L
请问有什么补救的措施吗？是不是倒数第二层分配成地层不会有这个问题啊？



友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
爱吃果冻
2019-07-17 09:50
时钟是用紫红部分供电吗，有没有考虑过电源的驱动能力问题。1 k+ W% N5 X- Y5 X, Y  f( H9 ?% f
在时钟芯片的供电脚与地之间多加几个电容试，看有没作用。
虽然电源与地平面都可以作参考面，但用地肯定与用电源层来得好，特别是像CLK，DIP之类的。
现在板子已经出来了，说这些也没用，总不能等下版来证明这个问题吧，万一下版也是这样呢，最好还是找到问题的根本.

一周热门 更多>