高速时钟分配电路及布线对电源分割的影响,

2019-07-16 21:49发布

什么是“立体包地”?

板子上有一片时钟分配芯片,即100Mhz时钟输入,输出20多路相同频率的时钟。该时钟芯片摆在底层,时钟走线也布在底层,最靠近底层的内层是一个电源层,分割了不同电源,如下图所示,调试的时候发现紫 {MOD}分块的电源被耦合了100Mhz的交流分量,幅度大概在150mV左右。: y: K# v# T* L2 L
请问有什么补救的措施吗?是不是倒数第二层分配成地层不会有这个问题啊?



友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
19条回答
胖子的逆袭
2019-07-18 10:39
爱吃果冻 发表于 2014-10-24 11:43
在低频信号中,阻抗占主要地位,所以信号是沿最低阻抗回路回到电源端,在一般低频电路中,最低阻抗就是两 ...

按照你的图我能清楚理解什么是信号回路。不过还是有问题请教:
1. 我的100M时钟应该算高频信号吧?
2. 我的时钟到子板插座为止,但是子板如果未插上的话感觉这个时钟走线象一条断头线啊,这种情况怎么理解?
3. 我的这个情况,时钟对面是-3.3V平面,而这个电源跟时钟没有任何关系,那么时钟信号回路也是投影到该平面上吗?

一周热门 更多>