tica, Arial, sans-serif">各位大佬,我想导入一个CLIP进labview FPGA的项目中。CLIP由一组.vhd文件(VHDL代码)组成,其中一些文件相互依赖关联。如果直接导入一个文件,Labview会报错说另一个相关的文件还没有编译进xilinx库里。但是即使我先导入报错提到的那个文件,还是解决不了问题。 Labview FPGA 编译.vhd文件的内核用的是vivado。我需要先自己在vivado里编译所有文件吗?请问大家有导入这种相互依赖的.vhd文件的经验吗?
图片为Labview里导入CLIP选择.vhd文件的界面。
-
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
一周热门 更多>