Allegro

Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息

2019-07-17 08:10发布

站内问答 / Allegro
2856 6 1416
Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息，整个原理图看着非常凌乱，如图所示。

在原理图打包Export physical完成后，查看prtback.log信息，出现了#CDS_PART_NAME=""语句，不知道是否与反标后元件出现CDS_PART_NAME信息有关。

怎样消除这个信息呢？求大神赐教，谢谢！！！
反标后的原理图元件CDS_PART_NAME信息 反标后的原理图元件CDS_PART_NAME信息
prtback.log信息 prtback.log信息
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
文心雕龙7
2019-07-17 11:24
这几天研究了下，应该是在层次原理图下的元件打包反标后会出现CDS_PART_NAME属性信息，非层次原理图下的元件没有出现此属性信息，我推测应该是与Packager_XL的设置有关。
Packager_XL会生成反标文件pstback.dat，pstback.dat里有#CDS_PART_NAME="part name"信息，但我不知道怎样设置才能让Packager_XL生成的pstback.dat不包含#CDS_PART_NAME="part name"信息。
请论坛的大神帮帮忙，谢谢了！！！

一周热门 更多>