TI

上升电平造成的？

2019-07-17 15:36发布

站内问答 / TI MCU
17773 19 1352
P1.7使用上升沿触发中断。在仿真运行时，在外部还没有加上中断信号时，会进入一次中断。每次都是这样，是不是由于仿真过程中I/O管脚有上升电平造成的？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
午夜粪车
2019-07-19 16:02

楼主可以运行时候通过修改DIR标志位，从引脚输出功能切换到输入的时候也会有IFG标志位置起，
所以写代码要注意清标志，在初始化的时候就清标志。

一周热门 更多>

相关文章