Multisim中接上后面的电路干扰前面电路的输出波形-晓晓江南的回答

Multisim中接上后面的电路干扰前面电路的输出波形

2019-07-17 15:47发布

（新手求指教）请问Multisim中多个模块电路实现功能时，单个小电路仿真没问题，接上后面的电路会干扰前面电路的输出波形。这种情况应该怎样保证前级电路的输出作为后级电路的输入时，波形不受影响？
例如：单个电路时，输出波形如下（蓝 {MOD}为输出波形）：

加上后面的电路后，波形就变了：

。类似这样的情况，怎样使前级电路的输出没有影响地接到后级电路？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

6条回答

2019-07-18 11:39

婷2017 发表于 2018-1-15 09:21
两种方式都试过了，都可行，感谢指教！

其实这两种方式都不太好，第一个要用到运放，只是为了做信号隔离，有点大材小用，而且成本也高，第二个虽然成本很低，不过等效电阻的另一端比地低了0.45V（在R1+R3=300K的情况下，理想参数是0V）.