multisim

multisim仿真运放没输出

2019-07-17 16:30发布

站内问答 / multisim
7570 8 1519
工作上遇到一个运放电路，为了分析工作原理，用multisim画出来进行仿真，但是发现运放一直输出0.怀疑是不是自己电路画的有问题，便又画了个最简单的运放电路，但是发现还是没有输出。但是用理想运放模型就有输出，大家看看是什么原因啊。
捕获.PNG
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
candylife9
2019-07-18 05:52
猎国倾城 发表于 2016-7-4 11:03
找一找供电的毛病，多半是供电问题。

供电的引脚没有错，不是供电的问题。

一周热门 更多>

相关文章