一般来说，这种设置需求与该引脚输出的时钟信号频率以及其外接负载特点有关。
1，如果输出时钟信号频率比较高，而且外接负载是阻容性质（一般都是这样）等价于RC电路，从低电平到高电平需要对其充电，需要一个时间常数后才能达到高电平。这样，如果管教的输出电流小，波形就不会是方波，上升缓慢，质量较差。如果该引脚是关键时钟通路，对系统稳定性和数据传输正确率不利。
2，按照理论，输出较大电流驱动能力会更强，但是考虑到功耗的限制，一般来说，2m的输出就够了。