怎样把48MHZ分频成1000HZ
//分频模块:把时钟分成1000HZ
module fenpin(clk,clkout1);
input clk;
output clkout1;
reg[15:0] Q;
always@(posedge clk)
begin
if (Q<11999)
Q<=Q+1'b1;
else Q<=0;
end
assign clkout1=(Q==11999)?1:0;
endmodule
上面是12MHZ变1000HZ,该怎样改呢?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
这是EDA,亲·。。。不是c
一周热门 更多>