请问如何用proteus仿真出8086的总线周期时序图?

2019-07-18 10:49发布

我已经了解到proteus中VSM Logic Analyser 可以同时分析多个端口的电平变化,但总线周期时间太短,即便只有一条指令,也包含许多总线周期,如何才能 记录下总线周期内各个端口的电平变化,得到时序图?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
14条回答
武力戡乱
2019-07-19 01:36
我就是多啦a梦 发表于 2015-3-16 20:05
总线周期通常指的是CPU完成一次访问MEM或I/O端口操作所需要的时间。一个总线周期由几个时钟周期组成。
...

你的意思是说:一条指令访问GPIO地址所用的时间?那不就是指令周期吗?

一周热门 更多>