比如我想获得一个8MHz的MCLK or SMCLK ，当我使用XT1或者内部的REFCLK作为参考源，并且通过FLL锁频环倍频时，我更改FLLN的值，发现输出的频率不会精确的变化，而是出现阶梯状的变化，这样使我想获得一个精确的定时就比较困难了，不知道这个现象是否正常？  还有一个问题是当我配置定时器的分频系数时，也并不能精确的分频，比如我定时时间是50ms，将时钟来源八分频后不是400ms，出现这样的情况是否正常？是我的配置出现问题还是芯片的问题呢？
  希望高手能给我指点一下，谢谢！


  我使用的是MSP430F5529 launchpad ，IDE是TI公司的 CCS6.1 。