{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 xihuanbilan 的文章《记忆减退之---如何选择合适的电容》','https://www.xiaopingtou.net/article-50241.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
电子设计中，电容的选择非常重要-------在百度文库看见这篇文章，需要下载劵，不能下载，就截图下来，放在这里方便自己随时查看----- ---------------------------------------------------------------------- 旁路、退耦、耦合电容的选取 高手和前辈们总是告诉我们这样的经验法则：“在电路板的电源接入端放置一个1～10μF的电容，滤除低频噪声；在电路板上的电源与地线之间放置一个0.01～0.1μF的电容，滤除高频噪声。”在书店里能够得到的大多数的高速PCB设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则（老外俗称Rule of Thumb）。但是为什么要这样使用呢？各位看官，如果你是电路设计高手，你可以去干点别的更重要的事情了，因为以下的内容仅是针对我等入门级甚至是门外级菜鸟。 做电路的人都知道需要在芯片附近放一些小电容，至于放多大？放多少？怎么放？将该问题讲清楚的文章很多，只是比较零散的分布于一些前辈的大作中。鄙人试着采用拾人牙慧的方法将几个问题放在一起讨论，希望能加深对该问题的理解；如果很不幸，这些对你的学习和工作正好稍有帮助，那我不胜荣幸的屁颠屁颠的了。（以上有些话欠砍，在此申明以上不是我所写） 什么是旁路？
旁路（Bypass），在电路中为了改变某条支路的频率特性，使得它在某些频段内存在适当的阻值，而在另一些频段内则处于近似短路的状态，于是便产生了旁路电容的概念。旁路电容之所以为旁路电容，是因为它旁边还存在着一条主路，而并不是某些电容天生就是用来做旁路电容的，也就是说什么种类的电容都可以用来做旁路电容，关键在于电容容值的大小合适与否。旁路电容并不是电解电容或是陶瓷电容的专利。之所以低频电路中多数旁路电容都采用电解电容原因在于陶瓷电容容值难以达到所需要的大小。 使用旁路电容的目的就是使旁路电容针对特定频率以上的信号相对于主路来说是短路的。如图形式：要求旁路电容需要取值的大小； 已知：1、旁路电容要将流经电阻R的频率高于f的交流信号近似短路。求旁路电容的大小? 解：旁路电容C的目的就是在频率f以上将原本流经R的绝大多数电流短路；也即频率为f时，容抗远小于电阻值；
当f=1khz，R=1k时，C应该远大于0.16uf。因此取47uf已近很足够了，当然再大一点也不为过，100uf都还算能接受，电容适当增大可以使得旁路更充分，而且在给定频率以上支路的品质因数更低，也就使得整个支路表现出来的容性更弱，支路对信号相位的影响更小，笔者认为旁路电容的值在上述计算值的100到1000倍都可以接受。不过如果要是大于上式计算出的值的5000倍就不太好了。不过再大也不会得到多少回报，甚至有可能带来不好的后果，因为实际的电容永远都不是一个纯粹的电容。电容越大带来的其分布电感也将更显著。
什么是耦合？
耦合，有联系的意思。单元电路级联时，中间如果采用的是电容来传递信号，能量通过电容从前级传至后级，则此电容即耦合电容，作为耦合电容就应当使得两级的直流信号无法串通，只有交流信号得以通过，正因为如此使得静态的设置不相互影响，那么耦合电容该如何设定呢？ 已知：如图，Rs表征了前级的输出电阻，R表征了后级的输入电阻，级间传递的信号频率在f以上求C的大小。 解：要求信号尽可能多的传到R则C的容抗应当远小于R即：
如果R=5000，需要传输的信号频率为1000hz以上，则C=0.032uf
因此3.2uf便可以了，当然适当大点会更好啊，一般的电路输入电阻求起来不是一下两下的是，因而笔者建议将输入电阻取个大概的较小的值然后估算出电容的值，稍微大一点，不会有问题。
由上式可知C的大小不受Rs的影响。那么Rs到底影响了什么呢？当Rs较大时，R便相对更小，前级信号传递到后级的电压值更小，也就是Rs太大，或是R太小，那么增加电容的值（即加深级间耦合的程度）也无法挽回大局，电压信号还是会降低很多。
什么是退耦？
退耦（Decouple），最早用于多级电路中，为保证前后级间传递信号而不互相影响各级静态工作点的而采取的措施。在电源中退耦表示，当芯片内部进行开关动作或输出发生变化时，需要瞬时从电源线上抽取较大电流，该瞬时的大电流可能导致电源线上电压的降低，从而引起对自身和其他器件的干扰。为了减少这种干扰，需要在芯片附近设置一个储电的“小水池”以提供这种瞬时的大电流能力。 在电源电路中，旁路和退耦都是为了减少电源噪声。旁路主要是为了减少电源上的噪声对器件本身的干扰（自我保护）；退耦是为了减少器件产生的噪声对电源的干扰（家丑不外扬）。有人说退耦是针对低频、旁路是针对高频，我认为这样说是不准确的，高速芯片内部开关操作可能高达上GHz，由此引起对电源线的干扰明显已经不属于低频的范围，为此目的的退耦电容同样需要有很好的高频特性。本文并不刻意区分退耦和旁路，认为都是为了滤除噪声，而不管该噪声的来源。 退耦电路的形式当然不只上面图示的那样，退耦电路就一个作用就是稳定电源的电压，使电源电压不发生动摇，如果电源电压都动摇了，那么整个电路的静态都在摇，势必使得输出的信号不理想。退耦，顾名思义就是减退耦合，使得电源与后级，后级的级与级之间没有交流信号的串扰，如此而已，而之所以用两个电容只是为了达到优势互补，达到较好的隔交流的作用。 如有错漏。就跟我说说，谢谢。
-------
