M0+ KL25启动顺序
在上电时,片上稳压器会保持芯片处于POR(上电复位)状态直到输入电压达到阈值。模式控制器按照以下的逻辑退出复位。
1. 系统复位保持在内部逻辑, reset引脚输出为低,MCG以默认时钟模式使能。
2. 时钟使能(系统时钟、flash时钟和任何没有时钟门控制的总线时钟)。
3. 内部逻辑的系统复位持续保持,但是flash控制器从复位和开始初始化操作状态退出,并在模式控制逻辑持续驱动 引脚输出低电平。
4. 早在复位序列之前,NVM选项字节被读取并且存到FTFA_FOPT中.例如,如果与LPBOOT相关的位被编程时,系统/内核时钟切换到相应的较慢的速度.如果FAST_INIT位被清,flash初始化切换到慢速时钟会导致更长的持续时间.
5. 当flash初始化完成, 引脚将被释放。如果 reset持续拉低( 引脚的一个缓慢上升沿或者外部驱动低),系统继续保持复位状态。一旦检测 引脚的电平为高,内核时钟使能,系统将退出复位状态。
6. 当系统退出复位时,处理器初始化堆栈,程序计数器(PC)和连接寄存器(LR)。处理器从中断向量表0偏移读取SP(SP_main)地址。内核从中断向量表4偏移处读取PC。LR设置为0xFFFF_FFFF。CPU开始转到PC位置执行。
子系统复位遵从同样的复位模式。