FPGA的AS配置过程主要分为3个过程：复位、配置、和初始化过程。在配置之前，还有一个POR(上电复位)过程，即一上电FPGA经过一个POR后才开始整个配置流程。而POR的时间可以控制，通过控制PORSEL引脚控制POR的时间，当PORSEL接高电平时POR的时间大约是12ms,当PORSEL接低电平时POR的时间大约是100ms。 POR的时候nconfig和nstatus均为低电平，进入复位过程，POR结束后FPGA释放nconfig信号，nconfig信号被外部上拉电阻拉高，由此进入配置过程。 FPGA在配置过程阶段会产生DCLK时钟，在该时钟的同步下FPGA向配置芯片发送配置命令或地址以及读取配置数据。而DCLK可以有两种速度，一种20MHZ，一种40MHZ，对应的配置方式分别叫AS和Fast AS，只有容量EPCS16及以上的配置芯片支持Fast AS。 当所有的配置数据传输完毕以后，FPGA释放config_done信号，该引脚被外部10k电阻上拉到高电平，FPGA在检测到config_done为高电平后进入到初始化过程。