中山大学数电实验时钟设计大作业

2019-04-13 13:17发布

dsn文件链接(另一个学长的有问题  

                                           抠图版实验报告

内容一

实验要求: 使用Protues和Basys3实验板实现具有分、秒计时的计数器,计数结果要求在7段数码管(7SEG-MPX4-CC-BLUE)上显示,并检查结果 proteus设计思路proteus上使用可进位的十进制计数器74ls160产生分秒计数器的每一位,用十进制改装成六十进制的计数器相对容易,只需设计用逻辑门和输出端组合并且接到相应的清零端即可实现。 由于结果需要在一个四位的蓝 {MOD}七段数码管上同时显示,因此还需要设计扫描电路和较高的时钟频率,扫描电路用两个74ls153双四选一数据选择器,分别将四个74ls160的产生结果接到双四选一数据选择器的输入端,4个输出端接到74ls48,再用4进制的计数器不停地扫描数据选择端,即可实现四个数字同时显示的功能。 Basys3实验板设计思路: Basys3板上可用元件较少,使用十进制计数器74ls90产生分秒计数器的每一位,由于没有进位端,级联成的六十进制的计数器为异步,设计用逻辑门和输出端接到下一个计数器的时钟端即可实现。结果同样需要在一个四位的蓝 {MOD}七段数码管上同时显示,因此还需要设计扫描电路和较高的时钟频率,思路和在proteus上设计相似,只是将两个74ls153双四选一数据选择器换成了4个74ls151然后进行扫描,接下来的连接方式与proteus仿真相同。

内容 2

实验要求: 在Protues设计上给计时器添加调整当前时间功能,即添加进入调整计时模式(MOD)按键和分/秒计数循环加一(ADJ)按键。 proteus设计思路: 基于内容一设计的分秒计数器,要添加调整计时模式按键和分/秒计数循环加一按键,容易想到的是利用逻辑状态开关logicstate,逻辑触发开关logictoggle,计数器的使能端ENT,和逻辑门电路来实现。用一个开关logicstate控制使能端,开关接高电平则计数器为正常计数模式,接低电平时计数停止,进入调整计时模式,然后用 逻辑触发开关logictoggle和或门分别控制每一个的使能端,每次触发logictoggle都能使需要调整的位进入正常计数模式,实现加一功能。 Proteus 设计图如下: Logicstate为1,此时为正常计数状态 将Logicstate置为0,此时计数停止,进入调整计时模式: 测试秒加一按钮: 测试分加一按钮: 功能无误。

内容 3

实验要求: 使用Protues实现具有年、月、日、时、分、秒计时的计时器,计时结果要求显示在7段数码管上,要求年、月、日、时、分、秒均可调节。 proteus设计思路: 基于内容二设计的可进入调整计时模式并且有加一按钮的的分秒计数器, 年月日时分秒计数器与之类似,只需要使用三个与内容二的设计相似的模块,并且将它们级联起来,并添加进位端,并且调整进制为小时24进制,天数30进制,月份12进制,就可以实现年月日时分秒的计数器。值得注意的是天和月要从1开始而不是0,因此将74ls160的输入端接0001,并且每次进位时令74ls160的load端有效,即可实现。   Proteus 设计图如下: 左边还有一小块是无关紧要的100进制计数器,表示年的前两位。可以看出,主体由三个模块组成,每个模块都与内容二设计的分秒计数器相似,修改进制并且用逻辑门电路实现进位后,就能实现年月日时分秒计数器 运行过程: 初始状态:2001年1月1日00:00 使用调节按钮调到2001年1月30日23时59分,演示跨月: 跨月正常: 较为复杂的跨月,跨天,跨年等功能都正常,在此不一一演示。