数电课程设计——数字频率计

2019-04-13 13:42发布

站内文章 / 模拟电子
15090 0 1058
    查看文章   数电课程设计——数字频率计 2008-07-06 12:53 数字频率计 【摘   要】在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本文阐述了用数字电路设计了一个简单的数字频率计的过程。

【关键词】周期；数字频率计；波形仿真； 一、概述
1）数字频率计的基本原理
   频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器
电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。
集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域 设计原理： 本次设计的数字频率计由四部分组成：时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。 由555 定时器,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B.被测信号频率为fx,周期Tx.到闸门另一输入端A.当门控制电路的信号到来后,闸门开启,周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端C 产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭.单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零. (简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数.同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误.) 若T=1s,计数器显示fx=N(T时间内的通过闸门信号脉冲个数) 若T=0.1s,通过闸门脉冲个数位N时,fx=10N,(闸门时间为0.1s时通过闸门的脉冲个数).也就是说,被测信号的频率计算公式是fx=N/T.由此可见,闸门时间决定量程,可以通过闸门时基选择开关,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.被测信号频率通过计数锁存可直接从 计数显示器上读出. 在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确. 因此,可得出数字频率计的原理框图如下: 求其产生1000Hz的脉冲.振荡器的频率计算公式为:f=1.43/((R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R2取500欧姆,电容取1uF.这样我们得到了比较稳定的脉冲 第二部分为分频电路,主要由74LS90组成因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而时基信号要求为0.1s和1s因此,利用10分频的电路比较好.分频后的脉冲宽度计算公式为:tw=T(T为振荡器的周期),而其周期T1=10T,所以一级分频后tw=0.001s,T1=0.01s.依次类推0.1s的脉冲宽度需要三次分频,1s的脉冲宽度需要四次分频. 分频电路如下: 其中一级分频后的波形如下: (注:上面的波形为振荡器产生) 。由此可见,设计的电路是正确的. 2.   逻辑控制电路 根据原理框图所示波形，在时基信号 II 结束时产生的负跳变用来产生锁存信号IV，锁存信号IV的负跳变又用来产生清零信号V，脉冲信号IV和V可由两个单稳态触发器74LS121产生，它们的脉冲宽度由电路的时间常数决定。设锁存信号IV和清零信号V的脉冲宽度tw相同，根据tw=0.7Rext*Cext可以计算出各个参数。这样当脉冲从A1端输入可以产生锁存信号和清零信号，其要求刚好满足IV和V的要求，当手动开关按下时，计数器清零。 其电路图如下： 锁存信号波形比较如下： 注：上面的波形为输入信号 清零信号调试如下： 注：上面的波形为输入信号 由调试波形可以看出设计的电路是正确的。 需要说明的MONOSTAB是单稳态触发器，它有两个负跳沿触发输入和一个可作为禁止输入使用的正跳沿触发输入，它可提供互补的输出脉冲。 外部元件的接法：外接电容接在Cext和Rext两引脚之间；如用内接定时电阻，需将引脚Rint接Vcc；为了改善脉冲宽度的精度和重复性可在Cext和Rext/Cext之间接一外接电容。并将Rint开路。 适当选择定时元件。需出脉冲宽度可以变化于40ns和28s之间。如不接定时元件（Rint引脚接Vcc，而使Cext和Rext/Cext引脚开路），输出脉冲宽度一般可达30ns或35ns，可以作直接耦合触发复位信号使用。输出脉冲宽度可由如下关系式确定：tw=0.7Rt*Cext 。 3．译码显示电路 译码显示电路可由8段发光数码显示器BS201/202和输出高电平有效的译码器74LS48组成。74LS48的内部有升压电阻，因此可以直接与显示器相连接。为了使整数数值最前面的零不显示，将数码管显示器最高位的脉冲消隐输入 接地，并将高位的脉冲消隐输出 与低位的脉冲消隐输入 相连，如图：               计数、锁存、译码显示电路 5．报警系统 本电路要求用4位数字显示，最高显示为9999。因此，超过9999就要求报警，即当千位达到9（即1001）时，如果百位上再来一个时钟脉冲（即进位脉冲），就可以利用此来控制 参考文献： 1．电子技术基础（数字部分）   康华光     高等教育出版社 2．电子报     周友谊    电子科技大学出版社 3．数字电子技术基础实验    马慈伟    云南民族大学物理与电子电气信息工程学院 4．数字电子技术基础实验   郭三明 雷乃清   于亚萍     河南理工大学电工电子实验中心 七．心得体会 在整个课程设计完后，总的感觉是：有收获。以前上课都是上一些最基本的东西而现在却可以将以前学的东西作出有实际价值的东西。在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计利用计算机来画图等等。但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到原因所在，找了老半天结果却是接头的方向接错了，有时更是忘接电源了。在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。特别是在接电路时，一不小心就会犯错，而且很不容易检查出来。但现在回过头来看，还是挺有成就感的。我的动手能力又有了进一步的提高，我感到十分的高兴 我学到了课本上没有的东西，也学会了如何利用计算机来画电路图，这在以后的学习和生活中会有很大的用处，增强了我的动手能力和实践能力，但是我还有不足，我会在以后的学习中逐步提高，做一个动手能力强的大学生。

热门文章