{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 GLH508 的文章《最具人气的英特尔®Stratix 10®十大要点梳理拿走不谢》','https://www.xiaopingtou.net/article-52788.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们关于Stratix 10®应用，英特尔® FPGA专家真是操碎了心！这不，这次要将外部存储器接口（EMIF）指南讲个透——6分钟左右的视频，竟然包括了十个干货要点，有没有get到？
小编帮大家梳理下（具体要点欢迎大家观看视频获得，留言索取，小编还可以逐个要点文字版奉上哦）
英特尔®Stratix10®FPGA存储器接口指南（视频）
英特尔®Stratix 10® FPGA端口资源知多少——
该接口包含多达3个I/O列，每个I/O列又包含多个I/O bank，在每个I/O bank 中存在4个I/O通道，每个I/O通道又含有12个I/O管脚。。。。。。有木有弄晕了呢不怕，工程师讲述条理非常清楚，包教包会
除了I/O通道，每个I/O bank都还有专用的电路，包括I/O PLL、DPA模块、SERDES、硬核存储控制器和I/O序列器，在每个3 V I/O bank中，有8个单端3 V I/O缓冲器。。。。。。这些资源如何用？看懂的小伙伴们出来说说呗
干货要点2Speaker指出——英特尔® Stratix 10® 器件中的I/O管脚以模块化I/O bank组的形式进行分组：
I/O bank有独立的供电，使得每个bank可以支持不同的I/O标准；每个模块化I/O bank可以支持使用相同电压的多个I/O标准。。。。。。（此处省略200字
）
相比于非HPS存储器接口，具有硬核处理器子系统的英特尔®Stratix 10®有更多限制，没有规则不成方圆，对伐——Speaker共提出的四条限制规则，聪明的你是否都get了呢？
干货要点3Speaker警告——上电顺序期间不可驱动I/O管脚，为啥涅？Speaker给出了三条指导原则，非常清晰明了！那你明了了吗？
英特尔®Stratix 10® I/O缓冲由VCC、 VCCPT和VCCIO供电。由于英特尔® Stratix 10® 器件不支持热插拔，上电和断电期间，不可外部驱动I/O管脚。这包括所有I/O管脚，包含FPGA和HPS I/O...
干货要点4对于外部存储器接口，专家用五个点讲透了——
语音版请点击视频获得，文字版请留言
干货要点5同一列中多个接口I/O的情况该如何处理呢？
除了确保每个独立接口的全局复位信号共享相同的输入管脚或信号外，在面对I/O bank的选择时，我们还需要注意把握哪几点呢？
I/O通道体系架构
干货要点6关于地址/命令管脚的位置，这儿有很全面的六点总结哟
地址/命令管脚跨越3个I/O bank可能出现的组合...哎呀，小编不小心忘记这6点了，谁来帮我补上呀
干货要点7时钟管脚的分配，该如何进行布局呢？看懂的小伙伴出来冒个泡呗
当I/O bank的数量为奇数时，该如何处理呢？PLL参考时钟管脚布局，又该怎么做呢？英特尔® stratix10® 外部存储器接口IP到底支不支持PLL级联呢？此处省略N个Why...
干货要点8RZQ、DQ和DQS管脚的分配，应该怎样做呢？
RZQ置于哪个位置？用于存储器接口的是哪两个管脚呢？当来自的是两个不同DQS组的DQ信号时，能否限制在相同的I/O通道里呢？...这些问题，相信聪明的你肯定有答案了吧，那就为其它小伙伴分享一下吧
干货要点9在多个外部存储器接口中共享I/O bank时，需要知道该接口必须使用相同的协议、电压、数据速率、频率和PLL参考时钟。
那么，为什么不支持将I/O bank用于超过1个接口的地址/命令bank呢？
每个外部接口地址/命令管脚都使用不同的bank，但是可以在两个外部存储器接口之间共享数据组。
干货要点10五个部分的共享资源，大家都掌握了吗？——
共享PLL参考时钟、内核时钟网络共享、I/O bank、硬核NIOS处理器以及复位信息的相关操作方法，长得帅的同学出来讲讲呗。
本文转载自INTEL FPGA公众号，如涉及侵权，请私信小编删除。============华 丽 的 分 割 线============
想加入我们FPGA学习交流群吗？可以长按或扫描以下二维码，审核通过后我们邀请您加入。这些微信群旨在打造一个提供给FPGA工程开发人员及兴趣爱好者（统称“FPGAer”）进行技术交流、答疑解惑和学习的平台。而且我们也将会通过网络举办FPGA技术讲座，分享相关研究文献。
了解更多FPGA知识可以长按或扫描以下二维码关注“FPGAer俱乐部”。
小编帮大家梳理下（具体要点欢迎大家观看视频获得，留言索取，小编还可以逐个要点文字版奉上哦）
英特尔®Stratix10®FPGA存储器接口指南（视频）
英特尔®Stratix 10® FPGA端口资源知多少——该接口包含多达3个I/O列，每个I/O列又包含多个I/O bank，在每个I/O bank 中存在4个I/O通道，每个I/O通道又含有12个I/O管脚。。。。。。有木有弄晕了呢不怕，工程师讲述条理非常清楚，包教包会
除了I/O通道，每个I/O bank都还有专用的电路，包括I/O PLL、DPA模块、SERDES、硬核存储控制器和I/O序列器，在每个3 V I/O bank中，有8个单端3 V I/O缓冲器。。。。。。这些资源如何用？看懂的小伙伴们出来说说呗
干货要点2Speaker指出——英特尔® Stratix 10® 器件中的I/O管脚以模块化I/O bank组的形式进行分组：
I/O bank有独立的供电，使得每个bank可以支持不同的I/O标准；每个模块化I/O bank可以支持使用相同电压的多个I/O标准。。。。。。（此处省略200字
）相比于非HPS存储器接口，具有硬核处理器子系统的英特尔®Stratix 10®有更多限制，没有规则不成方圆，对伐——Speaker共提出的四条限制规则，聪明的你是否都get了呢？
干货要点3Speaker警告——上电顺序期间不可驱动I/O管脚，为啥涅？Speaker给出了三条指导原则，非常清晰明了！那你明了了吗？
英特尔®Stratix 10® I/O缓冲由VCC、 VCCPT和VCCIO供电。由于英特尔® Stratix 10® 器件不支持热插拔，上电和断电期间，不可外部驱动I/O管脚。这包括所有I/O管脚，包含FPGA和HPS I/O...
干货要点4对于外部存储器接口，专家用五个点讲透了——
语音版请点击视频获得，文字版请留言
干货要点5同一列中多个接口I/O的情况该如何处理呢？
除了确保每个独立接口的全局复位信号共享相同的输入管脚或信号外，在面对I/O bank的选择时，我们还需要注意把握哪几点呢？
I/O通道体系架构干货要点6关于地址/命令管脚的位置，这儿有很全面的六点总结哟
地址/命令管脚跨越3个I/O bank可能出现的组合...哎呀，小编不小心忘记这6点了，谁来帮我补上呀干货要点7时钟管脚的分配，该如何进行布局呢？看懂的小伙伴出来冒个泡呗
当I/O bank的数量为奇数时，该如何处理呢？PLL参考时钟管脚布局，又该怎么做呢？英特尔® stratix10® 外部存储器接口IP到底支不支持PLL级联呢？此处省略N个Why...
干货要点8RZQ、DQ和DQS管脚的分配，应该怎样做呢？
RZQ置于哪个位置？用于存储器接口的是哪两个管脚呢？当来自的是两个不同DQS组的DQ信号时，能否限制在相同的I/O通道里呢？...这些问题，相信聪明的你肯定有答案了吧，那就为其它小伙伴分享一下吧
干货要点9在多个外部存储器接口中共享I/O bank时，需要知道该接口必须使用相同的协议、电压、数据速率、频率和PLL参考时钟。
那么，为什么不支持将I/O bank用于超过1个接口的地址/命令bank呢？
每个外部接口地址/命令管脚都使用不同的bank，但是可以在两个外部存储器接口之间共享数据组。干货要点10五个部分的共享资源，大家都掌握了吗？——
共享PLL参考时钟、内核时钟网络共享、I/O bank、硬核NIOS处理器以及复位信息的相关操作方法，长得帅的同学出来讲讲呗。
本文转载自INTEL FPGA公众号，如涉及侵权，请私信小编删除。============华 丽 的 分 割 线============想加入我们FPGA学习交流群吗？可以长按或扫描以下二维码，审核通过后我们邀请您加入。这些微信群旨在打造一个提供给FPGA工程开发人员及兴趣爱好者（统称“FPGAer”）进行技术交流、答疑解惑和学习的平台。而且我们也将会通过网络举办FPGA技术讲座，分享相关研究文献。
了解更多FPGA知识可以长按或扫描以下二维码关注“FPGAer俱乐部”。