对于电子产品来说，印制线路板设计是其从电原理图变成一个具体产品必经的一道设计工序，其设计的合理性与产品生产及产品质量紧密相关，而对于许多刚从事电子设计的人员来说，在这方面经验较少，虽然已学会了印制线路板设计软件，但设计出的印制线路板常有这样那样的问题，而许多电子刊物上少有这方面文章介绍，笔者曾多年从事印制线路板设计的工作，在此将印制线路板设计的点滴经验与大家分享，希望能起到抛砖引玉的作用。笔者的印制线路板设计软件早几年是TANGO，现在则使用PROTEL2.7 FOR WINDOWS。

板的布局：
印制线路板上的元器件放置的通常顺序：
放置与结构有紧密配合的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的LOCK功能将其锁定，使之以后不会被误移动；放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC等；放置小器件。元器件离板边缘的距离：可能的话所有的元器件均放置在离板的边缘3mm以内或至少大于板厚，这是由于在大批量生产的流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也为了防止由于外形加工引起边缘部分的缺损，如果印制线路板上元器件过多，不得已要超出3mm范围时，可以在板的边缘加上3mm的辅边，辅边开V形槽，在生产时用手掰断即可。

高低压之间的隔离：
在许多印制线路板上同时有高压电路和低压电路，高压电路部分的元器件与低压部分要分隔开放置，隔离距离与要承受的耐压有关，通常情况下在2000kV时板上要距离2mm，在此之上以比例算还要加大，例如若要承受3000V的耐压测试，则高低压线路之间的距离应在3.5mm以上，许多情况下为避免爬电，还在印制线路板上的高低压之间开槽。

印制线路板的走线：
印制导线的布设应尽可能的短，在高频回路中更应如此；印制导线的拐弯应成圆角，而直角或尖角在高频电路和布线密度高的情况下会影响电气性能；当两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之间最好加接地线。

印制导线的宽度：
导线宽度应以能满足电气性能要求而又便于生产为宜，它的最小值以承受的电流大小而定，但最小不宜小于0.2mm，在高密度、高精度的印制线路中，导线宽度和间距一般可取0.3mm；导线宽度在大电流情况下还要考虑其温升，单面板实验表明，当铜箔厚度为50μm、导线宽度1～1.5mm、通过电流2A时，温升很小，因此，一般选用1～1.5mm宽度导线就可能满足设计要求而不致引起温升；印制导线的公共地线应尽可能地粗，可能的话，使用大于2～3mm的线条，这点在带有微处理器的电路中尤为重要，因为当地线过细时，由于流过的电流的变化，地电位变动，微处理器定时信号的电平不稳，会使噪声容限劣化；在DIP封装的IC脚间走线，可应用10－10与12－12原则，即当两脚间通过2根线
时，焊盘直径可设为50mil、线宽与线距都为10mil，当两脚间只通过1根线时，焊盘直径可设为64mil、线宽与线距都为12mil。

印制导线的间距：
相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。最小间距至少要能适合承受的电压。这个电压一般包括工作电压、附加
波动电压以及其它原因引起的峰值电压。如果有关技术条件允许导线之间存在某种程度的金属残粒，则其间距就会减小。因此设计者在考虑电压时应把这种因素考虑进去。在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距。

印制导线的屏蔽与接地：
印制导线的公共地线，应尽量布置在印制线路板的边缘部分。在印制线路板上应尽可能多地保留铜箔做地线，这样得到的屏蔽效果，比一长条地线要好，传输线特性和屏蔽作用将得到改善，另外起到了减小分布电容的作用。印制导线的公共地线最好形成环路或网状，这是因为当在同一块板上有许多集成电路，特别是有耗电多的元件时，由于图形上的限制产生了接地电位差，从而引起噪声容限的降低，当做成回路时，接地电位差减小。另外，接地和电源的图形尽可能要与数据的流动方向平行，这是抑制噪声能力增强的秘诀；多层印制线路板可采取其中若干层作屏蔽层，电源层、地线层均可视为屏蔽层，一般地线层和电源层设计在多层印制线路板的内层，信号线设计在内层和外层。

焊盘：
焊盘的直径和内孔尺寸：焊盘的内孔尺寸必须从元件引线直径和公差尺寸以及搪锡层厚度、孔径公差、孔金属化电镀层厚度等方面考虑，焊盘的内孔一般不小于0.6mm，因为小于0.6mm的孔开模冲孔时不易加工，通常情况下以金属引脚直径值加上0.2mm作为焊盘内孔直径，如电阻的金属引脚直径为0.5mm时，其焊盘内孔直径对应为0.7mm，焊盘直径取决于内孔直径，如下表：
孔直径
0.4
0.5
0.6
0.8
1.0
1.2
1.6
2.0
焊盘直径
1.5
1.5
2
2.5
3.0
3.5
4   1．当焊盘直径为1.5mm时，为了增加焊盘抗剥强度，可采用长不小于1.5mm，宽为1.5mm和长圆形焊盘，此种焊盘在集成电路引脚焊盘中最常见。
2．对于超出上表范围的焊盘直径可用下列公式选取：
直径小于0.4mm的孔：D／d＝0.5～3
直径大于2mm的孔：D／d＝1.5～2式中：（D－焊盘直径，d－内孔直径）
有关焊盘的其它注意点：
焊盘内孔边缘到印制板边的距离要大于1mm，这样可以避免加工时导致焊盘缺损。

焊盘的开口：
有些器件是在经过波峰焊后补焊的，但由于经过波峰焊后焊盘内孔被锡封住，使器件无法插下去，解决办法是在印制板加工时对该焊盘开一小口，这样波峰焊时内孔就不会被封住，而且也不会影响正常的焊接。

焊盘补泪滴：当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这样的好处是焊盘不容易起皮，而是走线与焊盘不易断开。相邻的焊盘要避免成锐角或大面积的铜箔，成锐角会造成波峰焊困难，而且有桥接的危险，大面积铜箔因散热过快会导致不易焊接。大面积敷铜：印制线路板上的大面积敷铜常用于两种作用，一种是散热，一种用于屏蔽来减小干扰，初学者设计印制线路板时常犯的一个错误是大面积敷铜上没有开窗口，而由于印制线路板板材的基板与铜箔间的粘合剂在浸焊或长时间受热时，会产生挥发性气体无法排除，热量不易散发，以致产生铜箔膨胀，脱落现象。因此在使用大面积敷铜时，应将其开窗口设计成网状。

跨接线的使用：在单面的印制线路板设计中，有些线路无法连接时，常会用到跨接线，在初学者中，跨接线常是随意的，有长有短，这会给生产上带来不便。放置跨接线时，其种类越少越好，通常情况下只设6mm，8mm，10mm三种，超出此范围的会给生产上带来不便。


什么是电磁干扰（EMI）和电磁兼容性(EMC)
(Electromagnetic Interference)，有传导干扰和辐射干扰两种。传导干扰是指通过导电
介质把一个电网络上的信号耦合（干扰）到另一个电网络。辐射干扰是指干扰源通过空间
把其信号耦合（干扰）到另一个电网络。在高速PCB及系统设计中，高频信号线、集成电
路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其
他系统或本系统内其他子系统的正常工作。
自从电子系统降噪技术在70 年代中期出现以来，主要由于美国联邦通讯委员会在
1990 年和欧盟在1992 提出了对商业数码产品的有关规章，这些规章要求各个公司确保它
们的产品符合严格的磁化系数和发射准则。符合这些规章的产品称为具有电磁兼容性EMC
（Electromagnetic Compatibility）。
什么是信号完整性(signal integrity)
信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在
需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因
素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反
射、振荡、地弹、串扰等。 常见信号完整性问题及解决方法
什么是反射(reflection)
反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达
到负载处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不
会发生了。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源
端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，
反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面
的不连续等因素的变化均会导致此类反射。
什么是串扰(crosstalk)
串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容
性耦合引发耦合电流，而感性耦合引发耦合电压。PCB 板层的参数、信号线间距、
驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
什么是过冲(overshoot)和下冲(undershoot)
过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于
下降沿是指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极
管工作，导致过早地失效。过分的下冲能够引起假的时钟或数据错误(误*作)。
什么是振荡(ringing)和 环绕振荡（rounding）
振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感
和电容引起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通
常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起
的，振荡可以通过适当的端接予以减小，但是不可能完全消除。
什么是地电平面反弹噪声和回流噪声
在电路中有大的电流涌动时会引起地平面反弹噪声（简称为地弹），如大量芯
片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片
封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产
生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载
电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。 由
于地电平面（包括电源和地）分割，例如地层被分割为数字地、模拟地、屏蔽地
等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。同样电源层也可
能会被分割为2.5V，3.3V，5V 等。所以在多电压PCB 设计中，地电平面的反弹噪
声和回流噪声需要特别关心。
在时域(time domain)和频域(frequency domain)之间有什么不同
时域(time domain)是以时间为基准的电压或电流的变化的过程，可以用示波
器观察到。它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲
(overshoot)、、下冲(undershoot)以及建立时间(settling times)。
频域(frequency domain)是以频率为基准的电压或电流的变化的过程，可以用
频谱分析仪观察到。它通常用于波形与FCC 和其它EMI 控制限制之间的比较。
什么是阻抗(impedance)
阻抗是传输线上输入电压对输入电流的比率值(Z0=V/I)。当一个源送出一个信
号到线上，它将阻碍它驱动，直到2*TD 时，源并没有看到它的改变，在这里TD 是
线的延时(delay)。
什么是建立时间(settling time)
建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。
什么是管脚到管脚(pin-to-pin)的延时(delay)
管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时
间。这些改变通常发生在给定电压的50%，最小延时发生在当输出第一个越过给定
的阈值(threshold)，最大延时发生在当输出最后一个越过电压阈值
(threshold) ，测量所有这些情况。
什么是偏移(skew)
信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被
用于在逻辑门上时钟和数据达到的时间偏差。
什么是斜率(slew rate)
Slew rate 就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O 的技
术规范 (如PCI)状态在两个电压之间，这就是斜率(slew rate)，它是可以测量
的。
什么是静态线(quiescent line)
在当前的时钟周期内它不出现切换。另外也被称为 "stuck-at" 线或static
线。串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换。
什么是假时钟(false clocking)
假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH
之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。
什么是IBIS 模型
IBIS（Input/Output Buffer Information Specification）模型是一种基于
V/I 曲线的对I/O BUFFER 快速准 确建模的方法，是反映芯片驱动和接收电气特性
的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下
降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。
IBIS 规范最初由一个被称为IBIS 开放论坛的工业组织编写，这个组织是由一
些EDA 厂商、计算机制造商、半导体厂商和大学组成的。IBIS 的版本发布情况
为：1993 年4 月第一次推出Version1.0 版，同年6 月经修改后发布了Version1.1
版，1994 年6 月在San Diego 通过了Version2.0 版，同年12 月升级为
Version2.1 版，1995 年12 月其Version2.1 版成为ANSI/EIA-656 标准，1997 年
6 月发布了Version3.0 版，同年9 月被接纳为IEC 62012-1 标准，1998 年升级为
Version3.1 版，1999 年1 月推出了当前最新的版本Version3.2 版。
IBIS 本身只是一种文件格式，它说明在一标准的IBIS 文件中如何记录一个芯
片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参
数需要由使用IBIS 模型的仿真工具来读取。欲使用IBIS 进行实际的仿真，需要先完成以下四件工作：
（1）获取有关芯片驱动器和接收器的原始信息源；
（2）获取一种将原始数据转换为IBIS 格式的方法；
（3）提供用于仿真的可被计算机识别的布局布线信息；
（4）提供一种能够读取IBIS 和布局布线格式并能够进行分析计算的软件工具。
IBIS 是一种简单直观的文件格式，很适合用于类似于Spice（但不是Spice，因为
IBIS 文件格式不能直接被Spice 工具读取）的电路仿真工具。它提供驱动器和接
收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以
用IBIS 模型来说明它们最新的门级设计工作，而不会给其竞争对手透露过多的产
品信息。并且，因为IBIS 是一个简单的模型，当做简单的带负载仿真时，比相应
的全Spice 三极管级模型仿真要节省10～15 倍的计算量。
IBIS 提供两条完整的V－I 曲线分别代表驱动器为高电平和低电平状态，以及
在确定的转换速度下状态转换的曲线。V－I 曲线的作用在于为IBIS 提供保护二极
管、TTL 图腾柱驱动源和射极跟随输出等非线性效应的建模能力。
由上可知，IBIS 模型的优点可以概括为：
1、在I/O 非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与
ESD 结构；
2、提供比结构化的方法更快的仿真速度；
3、可用于系统板级或多板信号完整性分析仿真。可用IBIS 模型分析的信号完
整性问题包括：串扰、反 射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓
扑结构分析。IBIS 尤其能够对高速振荡和串扰进行准确精细的仿真，它可用于检
测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决的情况；
4、模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；
5、兼容工业界广泛的仿真平台。
当然，IBIS 不是完美的，它也存在以下缺点：
1、多芯片厂商缺乏对IBIS 模型的支持。而缺乏IBIS 模型，IBIS 工具就无
法工作。虽然IBIS 文件可以手工创建或通过Spice 模型自动转换，但是如果无法
从厂家得到最小上升时间参数，任何转换工具都无能为力
2、IBIS 不能理想地处理上升时间受控的驱动器类型的电路，特别是那些包
含复杂反馈的电路；
3、IBIS 缺乏对地弹噪声的建模能力。IBIS 模型2.1 版包含了描述不同管脚
组合的互感，从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模
方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行
为。
什么是SPICE 模型
SPICE（Simulation Program with Integrated Circuit Emphasis）。