触发器

说一下：有记忆功能的逻辑器件。
基本特点：

• 具有两个自行保持稳定的状态；
• 触发信号作用下（如时钟信号）可以置成“0”或“1”。

触发方式不同分为三种：

• 电平触发
• 脉冲触发
• 边沿触发

逻辑功能不同分为：

• SR触发器
• JK触发器
• D触发器
• T触发器

SR锁存器

电路：一般用两个与非门组成电路图、真值表，所以是低电平有效；就有约束条件S+R=1。

电平触发的触发器（SR触发器）

触发信号输入端口：增加了时钟信号（CLK），触发器只有在触发信号有效期间才能动作，S、R高电平有效。
电路图、真值表，电路就是ＳＲ锁存器加上一个控制电路，在CLK=1期间触发器动作。 特点：在CLK=1期间，S、R的状态变化都能引起触发器输出状态的变化，降低了触发器的抗干扰能力。

脉冲触发的触发器（主从触发器、下降沿触发）

• 主从SR触发器
特点：为了提高抗干扰能力，设计主从结构触发器。
  电路图、特性表
  电路状态特点：图形框中符号表示延迟输出，即CLK回到低电平以后，输出状态才改变。在每个CLK周期里输出状态只改变一次，主触发器还将会跟随S、R变化，单数从触发器每个周期之变化一次；任然遵守SR=0。
• 主从JK触发器：
特点：将输出交叉返回输入端，解除了约束条件SR=0。在J=K=1时，CLK下降沿到来时，次态Q’与初态相反。

总结特点：主从JK触发器在CLK=1期间主触发器只能翻转一次（列出所有情况分析可知），但是主从SR触发器的主触发器可以翻转多次。

边沿触发的触发器

待更。。。。。 触发器按逻辑功能进行分类

SR触发器

特点：高电平有效，约束条件SR=0。
特性表：输入S、R，输出次态、初态
特性方程：根据特性表写出次态Q’最小项逻辑关系哦，再利用约束条件在卡诺图上化简。
状态转换图：“0”、“1”状态转换以及输入。

JK触发器

特点：在SR基础上解除约束条件，遇到J=K=1，次态取反

T触发器

特点：将JK触发器两输入端连在一起，次态是初态与控制信号T的异或。当T固定接高电平，次态在每次CLK作用后取反。

D触发器

特点：次态=D 总结：JK、D触发器主要生产。{转换图](http://img02.sogoucdn.com/app/a/100520146/b5db1f22b8f54170ba9174a0c3129571
)

时序逻辑电路

脉冲波形的产生和整形