Quartus计数器仿真实验
2019-04-14 19:08发布
生成海报
1、RTL设计图
2、Quartus扫描生成的电路RTL图
3、计数器的波形仿真截图
4、计数器代码
module count(
RST ,
CLK ,
CNTVAL);
input RST , CLK ;
output [3:0] CNTVAL;
reg [3:0] CNTVAL, CNT_MAX_VAL = 6;
always @(posedge CLK or posedge RST)
begin
if(RST)
begin
CNTVAL = 0;
CNT_MAX_VAL = 6;
end
else
begin
if(CNTVAL < CNT_MAX_VAL)
begin
CNTVAL = CNTVAL + 4'b1;
end
else
begin
if(CNT_MAX_VAL < 9)
begin
CNT_MAX_VAL = CNT_MAX_VAL + 1;
CNTVAL = 0;
end
else
begin
CNT_MAX_VAL = 6;
CNTVAL = 0;
end
end
end
end
endmodule
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮