Quartus计数器仿真实验

2019-04-14 19:08发布

1、RTL设计图
这里写图片描述 2、Quartus扫描生成的电路RTL图
电路RTL图 3、计数器的波形仿真截图
这里写图片描述
这里写图片描述 4、计数器代码 module count( RST , // 异步复位, 高有效 CLK , // 时钟,上升沿有效 CNTVAL); // 输出的计数值信号 input RST , CLK ; output [3:0] CNTVAL; reg [3:0] CNTVAL, CNT_MAX_VAL = 6; always @(posedge CLK or posedge RST) begin if(RST) begin CNTVAL = 0; CNT_MAX_VAL = 6; end else begin if(CNTVAL < CNT_MAX_VAL) begin // 未计数到最大值, 下一值加1 CNTVAL = CNTVAL + 4'b1; end else begin if(CNT_MAX_VAL < 9) //模未到9,加1 begin CNT_MAX_VAL = CNT_MAX_VAL + 1; CNTVAL = 0; end else begin CNT_MAX_VAL = 6; CNTVAL = 0; end end end end endmodule