{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 qq_37131037 的文章《数字集成电路设计-1-用一个mux和一个inv实现异或》','https://www.xiaopingtou.net/article-59390.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
引言
今天遇到一个问题，如题，想了十来分钟都没有想出来，现在想出来了，觉得挺有意思。
1.1 verilog实现
1.2 电路图
1.3小结 如果要用基本的与或非门，要用2个与门，2个非门，1个或门。 稍微有点意思吧，呵呵。
1.1 verilog实现
module xor_rill
（
input a,
input b,
output z
）；
assign z = a?(~b):b;
endmodule1.2 电路图
1.3小结 如果要用基本的与或非门，要用2个与门，2个非门，1个或门。 稍微有点意思吧，呵呵。