时钟分频名词解释

分频器一般都是跟计数单元一起结合使用。

预分频器（prescaled）

预分频比是在计数单元值发生变化之前起作用（假如不用预分频时，计数器在每个上升沿到来时加1，而现在使用分频比为1：2的预分频器的话，那么必须等到两个上升沿的到来，计数器才会加1）

后分频器

后分频器与预分频器功能一样，只不过是在计数器值发生改变后起作用。像TMR2的后分频器，如果不使用，计数器一但发生溢出，将立即置位标志为TMR2IF，但是如果有1：2的后分频器的话，必须两次溢出后才会置位。
定时器的“预分频”就是把CPU的时钟信号分频以后作为定时器的计时信号。不同的分频比例，当然定时器计时的快慢就不一样了。

PLL(Phase-Locked Loop)

输入信号－> 鉴相器 －> 低通滤波器 －> 压控振荡器－> 输出信号。鉴相器有两个输入，分别是输入信号和压控振荡器的输出信号，在二者相位差和频率差不是很大的情况下，鉴相器的输出与两输入信号之差成正比，鉴相器的输出为模拟信号，其通过低通滤波器虑除高频杂波，后进入压控振荡器，压控振荡器的输出频率随其输入电压的改变而改变。从原理图上看，PLL实际上是一负反馈系统，只要输入信号在正常范围内，输出信号在“一定时间内”都能跟上。输入信号发生变化后，输出信号跟踪输入信号的过程称之为捕获；输出信号跟踪完毕时称之为锁定；输入信号变化过快导致输出信号无法跟踪时称为失锁。通过PLL可以方便实现N倍频，原理如下：
输入信号－> 鉴相器 －> 低通滤波器 －> 压控振荡器－> 输出信号
^|_N分频器_________|
此外，可以实现小数倍频，原理如下：
输入信号－> 鉴相器 －> 低通滤波器 －> 压控振荡器－> 输出信号
^|___N分频器/N+1分频____|
| |
|—— 模式控制 ――———> |
模式控制模块可以选择分频器处于N分频器还是N+1分频，若通过模式控制模块实现
10个clk中有9个clk为N分频，1个clk为N+1分频，则实际输出信号频率为（N+0.1）×
输入频率。