DSP

关于DSP的时钟以及PLL问题

2019-07-13 10:12发布

转自http://blog.ednchina.com/caler/174712/message.aspx 1、时钟输入问题 时钟输入:对于280x系列的dsp的时钟选择有多种,包括: 晶体经过X1、X2输入:需要将CLKIN连接到参考地,否则在用FLASH运行程序的时候,将无法运行。; 外部时钟经过CLKIN引脚输入:允许时钟电压是3.3V。需要将X1引脚接到参考地。X2悬空。 外部时钟经过X1引脚输入。允许时钟电压是1.8V。需要将CLKIN连接到参考地,X2悬空。 2、PLL问题 PLL作为DSP的时钟重要组成部分,它除了提高系统内部SYSCLKOUT的频率之外,还有一个重要的用途就是监视外部时钟是不是很好的为DSP内部提供系统时钟。 如果系统让PLL处于使能状态,那么就能够监视PPLSTS寄存器中的MCLKSTS位的状态即可。如果MCLKSTS被置位。那么软件就要恰当的措施保证系统不出现事故。这种措施包括使系统停机、使系统复位。 1、 对PLL操作需要注意的问题 需要采用正确的步骤来更新PLL控制寄存器。 当DSP工作在“limp mode”状态下,禁止写PLLCR。特别是在系统上电以后;也禁止进入HALT节电模式。 如果没有外部时钟。那么Watch将失去效能。 2、 各种工作模式下的时钟输入检测逻辑功能。 PLL被旁路状态:如果PLLCR=0,那么PLL就被旁路。如果OSCCLK检测到丢失,DSP自动切换到PLL,设置MCLKSTS。DSP运行在“limp mode”频率模式下。 PLL使能状态:除了PLLCR≠0以外,其他的监测模式及其结果同上。 标准低功耗模式:在这种模式下,连接到CPU的CLKIN被停止。如果检测到时钟消失,那么也是置位MCLKSTS,同时产生复位。如果工作于PLL旁路模式下,1/2的limp频率连接到cpu。 3、 XCLKOUT 主要是说:由于XCLKOUT随着RESET被激活而同时开始工作。所以可以用该引脚来检测和监视系统的SYSCLKOUT是否工作。或者说是否是预期的工作频率。