1: ADD Smem, src
2: ADD Smem, TS, src
3: ADD Smem, 16, src [, dst ]
4: ADD Smem [, SHIFT], src [, dst ]
5: ADD Xmem, SHFT, src
6: ADD Xmem, Ymem, dst
7: ADD #lk [, SHFT], src [, dst ]
8: ADD #lk, 16, src [, dst ]
9: ADD src [, SHIFT], [, dst ]
10: ADD src, ASM [, dst ] ADDM #lk, Smem
1: SUB Smem, src
2: SUB Smem, TS, src
3: SUB Smem, 16, src [, dst ]
4: SUB Smem [, SHIFT ], src [, dst ]
5: SUB Xmem, SHFT, src
6: SUB Xmem, Ymem, dst
7: SUB #lk [, SHFT ], src [, dst ]
8: SUB #lk, 16, src [, dst ]
9: SUB src [, SHIFT ], [, dst ]
10: SUB src, ASM [, dst ] 1: LD Smem, dst
2: LD Smem, TS, dst
3: LD Smem, 16, dst
4: LD Smem [, SHIFT ], dst
5: LD Xmem, SHFT, dst
6: LD #K, dst
7: LD #lk [, SHFT ], dst
8: LD #lk, 16, dst
9: LD src, ASM [, dst ]
10: LD src [, SHIFT ], dst LDM MMR, dst LDR Smem, dst LDU Smem, dst LTD Smem

1: ST T, Smem
2: ST TRN, Smem
3: ST #lk, Smem 1: STL src, Smem
2: STL src, ASM, Smem
3: STL src, SHFT, Xmem
4: STL src [, SHIFT], Smem 1: STH src, Smem
2: STH src, ASM, Smem
3: STH src, SHFT, Xmem
4: STH src [, SHIFT ], Smem STLM src, MMR STM #lk, MMR
1: MPY[R] Smem, dst
2: MPY Xmem, Ymem, dst
3: MPY Smem, #lk, dst
4: MPY #lk, dst 1: MAC[R] Smem, src
2: MAC[R] Xmem, Ymem, src [, dst ]
3: MAC #lk, src [, dst ]
4: MAC Smem, #lk, src [, dst ]

FRAME K B[D] pmad BC[D] pmad, cond [, cond [, cond