{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 5xue 的文章《DSP5509A——SDRAM操作代码分析》','https://www.xiaopingtou.net/article-76864.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
这是我第一次写博客也是刚刚接触DSP，就先重建以及重复了SDRAM的工程并且分析SDRAM的整个代码，用来熟悉整个开发环境和了解DSP代码的编写以及相关datasheet的阅读，我觉得这是学习新的开发平台的一种比较快速的方式，创建工程，熟悉语法，datasheet阅读整个流程通过一个小小的例程就基本熟悉了。
不多说先放代码：
![]()
PLL锁相环的配置寄存器Clock Mode Register (CLKMD)的各位的详细描述 在5509A的datasheet里是没有的， 在overview_spru317f.pdf里有详细介绍，想要的发评论留下方式我发给你。 IAI：Initialize after idle bit.IAI=0表示The PLL locks using the same process that was underwaybefore the idle mode was entered。 翻译过来大致就是在进入空闲模式之前PLL lock使用相同的方式。 IOB:Initialize on break bit. IOB=1:时钟发生器选择它的旁路模式并且重启锁相序列。 PLL MULT:pll倍频位。pllmult=20，输入时钟频率倍频20倍 PLL DIV:PLL分频位。plldiv=1，输入频率分频2 我的开发板外接频率是12MHZ，倍频20，再分频2以后系统时钟频率就是12*20/2=120MHZ。 SDRMA的EMIF设置： EMIF_Config结构体在csl_emifA.h中定义![]()
结构体里每个参数都是寄存器的名字，每个寄存器的具体描述在datasheetemif_spru670.pdf中， 在5509A的datasheet中并没有具体的描述，只有寄存器的memory map。 5509A的外扩内存映射被分成4个CE片选空间，每个空间可以扩展4Mx16， EMIF Global Control Register (EGCR)：MEMFREQ的9-11位是000，CLKMEM的频率就等于 cpu的时钟频率（120mhz）， 但是对于5509A芯片来说，如果MEMFREQ=000b,SDRAM控制寄存器3的DIV1位必须设置为1， 但是结构体中并没有定义SDC3（SDRAM Control Register 3 ），晚上回实验室再补上SDC3的定义试试，应该可以通过。 EMIF Global Reset Register (EMIRST)：用默认的0xFFFF就行。 CE Space Control Registers (CEn1, CEn2, and CEn3 in Each CE Space)：外部的内存memory map 被分成4个CE空间， 每个CE空间都3个CE控制寄存器， 分别是CEn1, CEn2, and CEn3 ，n是表示的4个CE空间，CE0空间寄存器就是CE01，CE02，CE03，以此类推。 我的开发板外接的SDRAM是4MX16的，4M是内存大小，16是数据位宽D0-D15，所以CE0的片选空间被完全占用， 只用到了CE0的3个寄存器，其他3个CE空间不适用，也是将CEn1寄存器的MTYPE位设置为0x7FFF（只要MTYPE不是00,01,10,11,认识数值都可以，具体描述看手册）。其他的寄存器数值配置按默认的就可以。
SDRAM寄存器配置： SDRAM Control Registers 1 and 2 (SDC1 and SDC2)：SDRAM控制寄存器主要就是配置SDRAM的时序， 这要结合SDRAM的厂家提供的时序资料来配置。
这里就举一个例子，其他的类似。 SDC1=0x2911，TRP[3:0]=0010,
TRP = (tRP/CLKMEM) − 1: 查看SDRAM的厂家datasheet，查tTP的参考数值，发现，tRP最小值是20ns，CLKMEM的时钟频率就是前面设置的120MHZ，周期t=1/120MHZ=8ns，.tRP=24ns。
Main函数分析 CSL_init（）；使用CSL库必须要用这个函数初始化CSL库，而且只需要初始化一次。 CHIP_RSET(XBSR,0x0a01);配置EMIF为全EMIF接口，XBSR是寄存器External Bus Selection Register简称。 ox0a01就是将EMIF配置成全emif模式。 souraddr = (int *)0x40000;是SDRAM起始地址
deminaddr = (int *)0x41000;结束地址 接下来的程序就是写，读数据了。
SDRMA的程序基本分析完成了，自己写一编也加深印象，毕竟第一次接触DSP有不对的地方请留言批评指正。
_
#include
#include
#include
#include
#include
Uint16 x;
Uint32 y;
CSLBool b;
unsigned int datacount = 0;
int databuffer[1000] ={0};
int *souraddr,*deminaddr;
/*锁相环的设置*/
PLL_Config myConfig = {
0, //IAI: the PLL locks using the same process that was underway
//before the idle mode was entered
1, //IOB: If the PLL indicates a break in the phase lock,
//it switches to its bypass mode and restarts the PLL phase-locking
//sequence
20, //PLL multiply value; multiply 20 times
1 //Divide by 2 PLL divide value; it can be either PLL divide value
//(when PLL is enabled), or Bypass-mode divide value
//(PLL in bypass mode, if PLL multiply value is set to 1)
};
/*SDRAM的EMIF设置*/
EMIF_Config emiffig = {
0x0021, //EGCR : the MEMFREQ = 00,the clock for the memory is equal to cpu frequence
// the WPE = 0 ,forbiden the writing posting when we debug the EMIF
// the MEMCEN = 1,the memory clock is reflected on the CLKMEM pin
// the NOHOLD = 1,HOLD requests are not recognized by the EMIF
0xFFFF, //EMI_RST: any write to this register resets the EMIF state machine
0x3FFF, //CE0_1: CE0 space control register 1
// MTYPE = 011,Synchronous DRAM(SDRAM),16-bit data bus width
0xFFFF, //CE0_2: CE0 space control register 2
0x00FF, //CE0_3: CE0 space control register 3
// TIMEOUT = 0xFF;
0x7FFF, //CE1_1: CE0 space control register 1
0xFFFF, //CE1_2: CE0 space control register 2
0x00FF, //CE1_3: CE0 space control register 3
0x7FFF, //CE2_1: CE0 space control register 1
0xFFFF, //CE2_2: CE0 space control register 2
0x00FF, //CE2_3: CE0 space control register 3
0x7FFF, //CE3_1: CE0 space control register 1
0xFFFF, //CE3_2: CE0 space control register 2
0x00FF, //CE3_3: CE0 space control register 3
0x2922, //SDC1: SDRAM control register 1
// TRC = 8
// SDSIZE = 0;SDWID = 0
// RFEN = 1
// TRCD = 2
// TRP = 2
0x0410, //SDPER : SDRAM period register
// 7ns *4096
0x07FF, //SDINIT: SDRAM initialization register
// any write to this register to init the all CE spaces,
// do it after hardware reset or power up the C55x device
0x0131 //SDC2: SDRAM control register 2
// SDACC = 0;
// TMRD = 01;
// TRAS = 0101;
// TACTV2ACTV = 0001;
};
main()
{
unsigned int error=0;
/*初始化CSL库*/
CSL_init();
/*EMIF为全EMIF接口*/
CHIP_RSET(XBSR,0x0a01);
/*设置系统的运行速度为120MHz*/
PLL_config(&myConfig);
/*初始化DSP的外部SDRAM*/
EMIF_config(&emiffig);
/*向SDRAM中写入数据*/
souraddr = (int *)0x40000;
deminaddr = (int *)0x41000;
while(souraddr 下面分部分分析：
锁相环的设置：PLL_Config结构体是在csl_pllA.H中定义的
PLL锁相环的配置寄存器Clock Mode Register (CLKMD)的各位的详细描述 在5509A的datasheet里是没有的， 在overview_spru317f.pdf里有详细介绍，想要的发评论留下方式我发给你。 IAI：Initialize after idle bit.IAI=0表示The PLL locks using the same process that was underwaybefore the idle mode was entered。 翻译过来大致就是在进入空闲模式之前PLL lock使用相同的方式。 IOB:Initialize on break bit. IOB=1:时钟发生器选择它的旁路模式并且重启锁相序列。 PLL MULT:pll倍频位。pllmult=20，输入时钟频率倍频20倍 PLL DIV:PLL分频位。plldiv=1，输入频率分频2 我的开发板外接频率是12MHZ，倍频20，再分频2以后系统时钟频率就是12*20/2=120MHZ。 SDRMA的EMIF设置： EMIF_Config结构体在csl_emifA.h中定义
结构体里每个参数都是寄存器的名字，每个寄存器的具体描述在datasheetemif_spru670.pdf中， 在5509A的datasheet中并没有具体的描述，只有寄存器的memory map。 5509A的外扩内存映射被分成4个CE片选空间，每个空间可以扩展4Mx16， EMIF Global Control Register (EGCR)：MEMFREQ的9-11位是000，CLKMEM的频率就等于 cpu的时钟频率（120mhz）， 但是对于5509A芯片来说，如果MEMFREQ=000b,SDRAM控制寄存器3的DIV1位必须设置为1， 但是结构体中并没有定义SDC3（SDRAM Control Register 3 ），晚上回实验室再补上SDC3的定义试试，应该可以通过。 EMIF Global Reset Register (EMIRST)：用默认的0xFFFF就行。 CE Space Control Registers (CEn1, CEn2, and CEn3 in Each CE Space)：外部的内存memory map 被分成4个CE空间， 每个CE空间都3个CE控制寄存器， 分别是CEn1, CEn2, and CEn3 ，n是表示的4个CE空间，CE0空间寄存器就是CE01，CE02，CE03，以此类推。 我的开发板外接的SDRAM是4MX16的，4M是内存大小，16是数据位宽D0-D15，所以CE0的片选空间被完全占用， 只用到了CE0的3个寄存器，其他3个CE空间不适用，也是将CEn1寄存器的MTYPE位设置为0x7FFF（只要MTYPE不是00,01,10,11,认识数值都可以，具体描述看手册）。其他的寄存器数值配置按默认的就可以。
SDRAM寄存器配置： SDRAM Control Registers 1 and 2 (SDC1 and SDC2)：SDRAM控制寄存器主要就是配置SDRAM的时序， 这要结合SDRAM的厂家提供的时序资料来配置。
这里就举一个例子，其他的类似。 SDC1=0x2911，TRP[3:0]=0010,
TRP = (tRP/CLKMEM) − 1: 查看SDRAM的厂家datasheet，查tTP的参考数值，发现，tRP最小值是20ns，CLKMEM的时钟频率就是前面设置的120MHZ，周期t=1/120MHZ=8ns，.tRP=24ns。
Main函数分析 CSL_init（）；使用CSL库必须要用这个函数初始化CSL库，而且只需要初始化一次。 CHIP_RSET(XBSR,0x0a01);配置EMIF为全EMIF接口，XBSR是寄存器External Bus Selection Register简称。 ox0a01就是将EMIF配置成全emif模式。 souraddr = (int *)0x40000;是SDRAM起始地址
deminaddr = (int *)0x41000;结束地址 接下来的程序就是写，读数据了。
SDRMA的程序基本分析完成了，自己写一编也加深印象，毕竟第一次接触DSP有不对的地方请留言批评指正。
_