专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
DSP
【创龙TMS320C6748开发板试用】+ 定时器
2019-07-13 12:44
发布
生成海报
站内文章
/
DSP
13053
0
1654
Timer Plus
最简单的外设之一
时钟:内部锁相环/外部时钟(计数器)或事件
模式选择:单次运行,连续运行,连续运行+周期重载
运行过程中的操作:定时器计数寄存器,时钟脉冲来,+1
比较模块产生脉冲,生成四个事件:
1.产生CPU中断到CPU控制器
2.DMA事件到DMA控制器
3.复位CPU,POR(power on reset),将CPU所有外设、核心等所有设备复位。事件由看门狗定时器来产生,只能将定时器一来作为看门狗定时器。
4.输出事件到输出管脚(脉冲信号)
周期重载寄存器:改变定时器每次计数达到最大值时所要重载的值
作用:比如输出PWM波时,通过改变重载的值,就可以输出不同的PWM波形
下面是概述图:
C6748 64位寄存器,低32位定时器叫定时器一二,高32位定时器三四。
定时器三四可以指定分频系数
配置为关联定时器:定时器三四作为定时器一二的预定标,即预分频
与八个比较寄存器比较产生相应事件
定时器一二,PLL旁路时钟
定时器三四,默认都使用PLL0_SYSCLK2时钟,CPU二分频
为什么外设时钟频率可选?
答:降CPU频降功率;但串口、定时器等需要稳定的频率。PLL1与CPU无关的锁相环,就使用固定的频率运行。
下图为定时器三四输入、输出管脚
时钟输入管脚(默认配置)
时钟输出管脚(必须重新配置)
定时器一二:时钟输入输出管脚为同一个管脚
Ta的文章
更多
>>
Rk3288核心板Cadence制作(一)之原理图设计及orcad常用快捷键
0 个评论
OMAPL138 uboot里的 AIS命令解析
0 个评论
双口RAM
0 个评论
基于模型的设计才是工程开发的王道!
0 个评论
【创龙TMS320C6748开发板试用】+ 定时器
0 个评论
热门文章
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮