DSP

FPGA前世今生(四)

2019-07-13 13:01发布


  前几期我们一直介绍FPGA内部资源,今天我们将用最后的篇幅来介绍剩下的内部资源部分,结束我们FPGA的前世今生。之所以起名字为FPGA前世今生,其实就是介绍一下FPGA内部资源,前世的内部结构资源就不做详细介绍,今生的内部资源我们即将介绍完成。 内嵌功能模块主要指PLL(Phase Locked Loop)、DSP和CPU等软处理核(Soft Core)。现在越来越丰富的内嵌功能单元,使得单片FPGA成为了系统级的设计工具,使其具备了软硬件联合设计的能力,逐步向SOC平台过渡。PLL具有的功能,可以完成时钟高精度、低抖动的倍频和分频,以及占空比调整和移相等功能。Altera公司的芯片集成了PLL。 上图是CYCLONE IV内部的PLL资源。 在CYCLONE E系列内部并未集成DSP,但CYCLONE E系列上可以实现软核NIOS。 内嵌专用硬核是相对底层嵌入的软核而言的,指FPGA处理能力强大的硬核(Hard Core),等效于ASIC电路。为了提高FPGA性能,芯片生产商在芯片内部集成了一些专用的硬核。例如:为了提高FPGA的乘法速度,主流的FPGA中都集成了专用乘法器;为了适用通信总线与接口标准,很多高端的FPGA内部都集成了串并收发器(SERDES),可以达到数十Gbps的收发速度。Altera的高端产品集成了Nios,能够开发标准的DSP处理器及其相关应用,达到SOC的开发目的。 CYCLONE IV内部乘法器资源。在CYCLONE GX系列内部集成SERDES硬核。 SERDES,即为串行收发器,速度可达十Gbps,这里是指串行速度。
版权所有权归卿萃科技,转载请注明出处   作者:卿萃科技ALIFPGA   原文地址:卿萃科技FPGA极客空间 微信公众号
扫描二维码关注卿萃科技FPGA极客空间