DSP

dsp cache优化（转载）

2019-07-13 13:04发布

站内文章 / DSP
16461 0 1319
dsp cache优化（转载） 2010年07月27日 星期二 12:22 转载自 8kone8 最终编辑 zcug_071 以前我自己编写过乒乓结构的程序,后来查资料的时候发现乒乓结构还是很普遍的用法，但是我是初学者，其实编程优化方面，只是做过手工的软件流水，对于硬件的深入了解还远远不够，对CACHE的程序级优化还有待提高 下面是今天学习的一些摘录，我相信对我今后一定有很大用处 对于一般的CPU信号处理加上外围设备的DMA数据读写情况，处理方法是在内存中开辟pingpong缓冲区。inbufa,outbufa,inbufb,outbufb四块内存区，当CPU处理inbufa的数据并将产生的结果放到outbufa,这是外围器件DMA搬移数据到inbufb,另一外围设备将数据从outbufb搬出；同理当CPU处理inbufb并将产生的结果放到outbufb时，外围设备利用DMA分别从inbufa和outbufa搬入数据和搬出数据。一般L2RAM DMA实现代码如下：
for (i=0; i<(DATASIZE/BUFSIZE)–2; i+=2)
{
/* –––––––––––––––––––––––––––––––––––––––––––––––––––– */
/* InBuffA –> OutBuffA Processing */
/* –––––––––––––––––––––––––––––––––––––––––––––––––––– */


process(InBuffA, OutBuffA, BUFSIZE);
/* ––––––––––––––––––––––––––––––––––––––––––––––––––––– */
/* InBuffB –> OutBuffB Processing */
/* ––––––––––––––––––––––––––––––––––––––––––––––––––––– */


process(InBuffB, OutBuffB, BUFSIZE);
}
上面CACHE的一致性由CPU自动管理，无须程序员设置，而下面要说的片外RAM开辟双缓冲区时要求程序员掌握L2cache 和片外RAM coherence(一致性）以及L2RAM和L1D的一致性，否则程序会出错。
对于C64x系列，无论什么时候当片外设备DMA写片外RAM开辟的inbuf时，都要使用CACHE_invL2(InBuffB, BUFSIZE, CACHE_WAIT)，使L1D当中的inbuffb无效；当片外设备DMA读片外RAM开辟的outbuf时，都要使用CACHE_wbL2(OutBuffB, BUFSIZE, CACHE_WAIT)，使L1D当中的相应数据write back 到片外RAM .
External Memory DMA Double Buffering Code Example
for (i=0; i<(DATASIZE/BUFSIZE)–2; i+=2)
{
/* ––––––––––––––––––––––––––––––––––––––––––––––––––––– */
/* InBuffA –> OutBuffA Processing */
/* ––––––––––––––––––––––––––––––––––––––––––––––––––––– */
CACHE_wbInvL2(InBuffB, BUFSIZE, CACHE_WAIT);

CACHE_wbL2(OutBuffB, BUFSIZE, CACHE_WAIT);

process(InBuffA, OutBuffA, BUFSIZE);
/* ––––––––––––––––––––––––––––––––––––––––––––––––––––– */
/* InBuffB –> OutBuffB Processing */
/* ––––––––––––––––––––––––––––––––––––––––––––––––––––– */
CACHE_wbInvL2(InBuffA, BUFSIZE, CACHE_WAIT);

CACHE_wbL2(OutBuffA, BUFSIZE, CACHE_WAIT);

process(InBuffB, OutBuffB, BUFSIZE);
}
虽然我们可以指定一定大小的buf被write back或者invalidate或者write back+invalidate,但是cache controller是对完整的line操作，这就要求我们在片外RAM开辟内存( 或者数组）作buffer时，尽量使得其大小是CACHE_L2_LINESIZE（128）的整数倍并且CACHE_L2_LINESIZE对齐，为此我们需要：       #pragma DATA_ALIGN(InBuffA, CACHE_L2_LINESIZE)
#pragma DATA_ALIGN(InBuffB, CACHE_L2_LINESIZE)
#pragma DATA_ALIGN(OutBuffA,CACHE_L2_LINESIZE)
#pragma DATA_ALIGN(OutBuffB,CACHE_L2_LINESIZE)

来对齐buffer。
使用宏#define CACHE_ROUND_TO_LINESIZE(cache,elcnt,elsize)
((CACHE_#cache#_LINESIZE *
((elcnt)*(elsize)/CACHE_#cache#_LINESIZE) + 1) /
(elsize))
来对其内存，使用如下;
unsigned char InBuffA [CACHE_ROUND_TO_LINESIZE(L2, N, sizeof(unsigned char)];
unsigned char OutBuffA[CACHE_ROUND_TO_LINESIZE(L2, N, sizeof(unsigned char)];
unsigned char InBuffB [CACHE_ROUND_TO_LINESIZE(L2, N, sizeof(unsigned char)];
unsigned char OutBuffB[CACHE_ROUND_TO_LINESIZE(L2, N, sizeof(unsigned char)]; 
这样我们得到的数组就是内存对齐并且其大小是CACHE_L2_LINESIZE的整数倍，尽管这样做浪费片外RAM。由于L2CACHE最大256K，所以如果生命的数组大小超过256K，就需要多用几次cache write back和invalidate函数。
如果程序没有配置L2CACHE，也就是说片内256K都作为RAM，那么当利用片外RAM开辟buffer时要考虑的L1D和L1P与片外设备的一致性问题，也有一组相应的write back和invalidate函数对应。

3    基于cache的程序优化
3.1    应用级优化 （application-level optimization)
1) 合理设置cache大小，尽量将DMA用到的buffer开在片内RAM上
2) 将一般性程序代码和数据放到片外RAM，将DSP型代码和数据放到L2RAM。所谓一般性代码是指带有很多条件分支转移的指令，程序执行在空间上有随意性，不利于流水线的形成，外在片外可以发挥L2CACHE 4 way的优势。DSP型代码是指算法型的代码，放在L2RAM，CPU stall 时间少，可以充分发挥DSP速度快的优势。
3.2 程序级优化（procedural-level optimization)
1)选择合适的数据类型。能用short就不要用int。
2)将同一个函数要处理的数据尽量在内存中连续存放。
3.3避免L1P read miss
这种情况发生在一个循环体中有两个或以上的函数要执行，要利用#pragma DATA_SECTION伪指令将和CMD文件将其在内存中相邻定位，这样不会发生两个程序对应L1P中相同line所造成的冲突缺失。
若果循环体中的两个函数大小超过L1P容量，将这两个函数分别放到两个循环体中。这样做会造成中间数据变量的加大。
3.4避免L1D read miss
利用#pragma DATA_SECTION伪指令将函数要同时处理的数组在内存中相邻存放。最好再用#pragma DATA_MEM_BANK 将数组内存对齐

热门文章