data/attach/1907/rneojw5z1943crrb6plrnqisx3zqb569.jpgdata/attach/1907/gp4ww6ddocgcrog5uhak4bno29i3hkkk.jpgdata/attach/1907/id5g9rnoz4fdgta7cd3obmwn5btg5iba.jpgdata/attach/1907/l12xu9wsly13bop7lj8go3o6zea69ris.jpgdata/attach/1907/7nu5ze7fi1ycwy208qae22zdmephrb2o.jpgdata/attach/1907/6acvi3asdzas5jjsbmi2negjbj2y8x45.jpg DM8148是一款高集成、可编程的Davinci系列的处理器，可以很好的应用于高清视频会议、视频监控等，使用片上系统（SoC）架构，具有多个面向不同应用的不同架构的处理器核，该平台包括了主频高达1GHZ的cortex-A8内核的ARM处理器和主频为750MHz的C674x数字信号处理器（DSP），采用双核架构。还有第二代高清视频/图像协处理器（HDVICP2），可以很好的满足高清视频编码的要求。此外，DM8148处理器还集成了媒体控制器（Media controller），成像子系统（image SubSystem，ISS），视频处理子系统（Video Processing SubSystem，VPSS）等功能模块。


1.ARM Cortex-A8子系统     ARM Cortex-A8是ARM Cortex高性能处理器家族的一员。采用RISC指令结构（精简指令集计算机）。主频高达1GHz，它采用ARMv7架构的顺序、双发射、超标量体系结构处理器内核，集成了NEON多媒体架构（ARM架构处理器扩展结构，Neon是适用于ARM Cortex-A系列处理器的一种128位SIMD(Single Instruction, Multiple Data,单指令、多数据)扩展结构。），支持整数、浮点运算，支持Jazelle RCT执行环境。它还集成了MMU（MMU是Memory Management Unit的缩写，中文名是内存管理单元，它是中央处理器（CPU）中用来管理虚拟存储器、物理存储器的控制线路，同时也负责虚拟地址映射为物理地址，以及提供硬件机制的内存访问授权，多用户多进程操作系统。）此模块还有64K字节的一级缓存和512K字节的二级缓存。此模块的主要目的是控制其他模块，ARM Cortex-A8主要负责就是配置和控制其他的子系统、外设和内部存储。此子系统还有一个中断控制器、一个嵌入的追踪模块、一个PLL(PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等)和一个仲裁器。         2.DSP子系统    DSP子系统包括了TI公司标准的TMS320C674X megamodule模块好一些存储设备。megamodule模块包括了TMS320C674x CPU、内部存储控制器、内部设备、ATE(用于检测集成电路功能之完整性)。LIP是CPU取指令流水线和LIP内存之间的接口，LID是CPU数据通道和LID 内存之间的接口。缓存大小可以配置为0、4、8、16、32KB。它还支持贷款管理和内存保护。L2是L1内存与更高层的接口。IDMA是megamodule的局部DMA，他在megamodule模块内部进行数据读写操作。

3.媒体控制子系统 集成了两个Cortex-M3处理器，Cortex-M3是一个32位的核，采用Tail-Chaining中断技术，完全基于硬件中断。这两个Cortex-M3处理器共享一个一级缓存，这些一级缓存即可作为数据缓存也可用作随机存储器。这两个Cortex-M3的主要任务就是控制HDVICP2、VPSS模块。
4.HDVICP2子系统（第二代高清视频/图像协处理器） 是一个支持大多数编解码、变换编码标准的硬件加速模块。主要有运动预测加速模块、环路滤波加速模块、帧内预测模块、算数模块、运动补偿模块、熵编解码模块、视频DMA模块、信号同步模块、包含存储器和终端控制器的序列器模块组成。
5.ISS子系统 成像子系统和外部的图像传感器相连，主要是采集从图像传感器中传来的视频信号。它有3种接口，根据不同的视频格式选择不同的接口。 6.VPSS子系统   视频处理子系统（Video Processing SubSystem，VPSS）应用TI最新的算法和引擎对图像、视频信号进行捕捉、显示、处理。
            二、系统总体设计   ARM子系统运行Linux系统，负责系统的总体控制及网络传输，VPSS负责视频的采集，HDVICP2用于视频的编码工作，DSP负责相应的图像处理算法，Syslink/IPC用于完成。处理器之间的数据通信，解码芯片采用TVP7002。VPSS采集到一帧数据后传递给DSP视频处理模块进行必要的视频处理，处理后的数据被传递至编码模块，编码模块通过调用HDVICP2实现H.264编码，采用RTP实时传输协议将压缩后的视频数据发送至客户端。系统总体设计框架如下：
  


视频处理： Codec Engine 是TI公司达芬奇系列芯片的软件开发框架，DSP作为算法服务器，可以集成多个算法，ARM作为客户端动态的请求DSP创建算法任务，系统框架如下：

   DSP软件开发流程： 三、软件系统总体设计      系统采用多线程，线程是执行处理机调度的基本单位，与同属于一个进程的其他线程共享进程系统资源，可并发执行。DM8148处理器拥有多个处理器核，包括ARM Cortex-A8处理器，媒体控制器中的两个ARM Cortex-M3处理器（VPSS-M3处理器和Video-M3处理器），C674x超长指令字数字信号处理器（DSP）。  
  任务模块间的通信      系统每个模块都包含一个或多个任务，称为Link任务，每一个任务都有一个或多个与其相连的prelink和nextLink任务。前者表示箭头所指一侧的源端任务，后者表示箭头指向一侧的目的端任务，从而多个任务被串起来形成一个数据链。每个任务可以通过系统调用接口System_getLinkFullFrames从preLink获取数据帧，同样可以通过系统调用接口System_putLinkEmptyFrame将使用完的数据帧释放归还给preLink，实现任务间数据的传递。