JTAG原理： JTAG是目前ARM、DSP、FPGA常用的调试接口。在这些常用器件内部都集成了JTAG控制逻辑——TAP控制器，TAP控制器通过对边界扫描单元BSC的读写监测和控制ARM、DSP、FPGA的状态。简单的并口JTAG仿真器只是使用计算机并口+HC244（三态缓冲器）搭成，而Altera的USB Blaster比较复杂，包含了逻辑分析仪功能。
JTAG烧写FPGA配置芯片： 常用的FPGA为RAM架构，基本结构为LUT（查找表），内部还有一些BRAM（Block RAM），全局时钟网络等。基于SRAM的FPGA是一种掉电易丢失的器件，每次重新上电都要重新下载逻辑，因此一般需要在电路板上加上一块FLASH用于存储逻辑代码，通常FLASH的烧写需要专用的FLASH烧写器，但是在Altera的FPGA+EPCS使用主动串行模式时，可以使用FPGA作为连接JTAG接口和EPCS的桥，使用JTAG间接烧写EPCS。具体方法Baidu之。