{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn//data/attach/topic/topicKPo7gB.jpg', '推荐 zhangshizhuo79 的文章《DSP48E功能描述》','https://www.xiaopingtou.net/article-79921.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
DSP48E单元的结构如图1所示．
图 DSP48E单元的结构示意图
(1) 25×18乘泫器．
(2)30位宽的A端口入。其中低25位输人列乘法尜，而整个30位成为内部48位宽总线的高30位．该48位总线由A和B两个端口的输入拼接而成.
(3) 线联的A和B输入端口.
在直接输入和级联输入之间可进行半独立可选的流水线操作.
可支持独立时钟的两线A和B输入寄存器组.
(4)独立的C输人端口，C端口有存器有独立的复位和时钟使能．
(5) CARRYCASCIN和CARYCASCOUT内部级联信号支持用两个DSP48E单元实现累加器/加法器/减法器。
(6) MULTSIGNIN和MULTSIGNOUT内部级联信号用特定的OPMODE设置支持96位MACC扩展。
(7)在不使用第1级乘法器时SIMD模式支持3输入加法／减法。
双24位SIMD加法／减法／累加，使用2个独立的CARRYOUT信号。
四12位SIMD加法／减法／累加，使用4个独立的CARRYOUT信号。
(8)48逻辑单元。
按位逻辑运算，两输入AND、OR、NOT、NAND、NOR、XOR和XNOR。
通过ALUMODE可动态选择逻辑单元模式。
(9)特定数值检测。
支持溢出／下溢。
支持收敛舍入。
计数终止检测及自动复位。
(10)级联48位P总线支持内部低功耗加法器级联位及允许四12位或双24位SIMD加法器级联。
(11)可选的17位右移结构可实现更宽乘法器。
(12)动态可控运算模式，7位OPMODE控制总线提供X、Y和Z多路选择器选择信号。
(13)进位输入给第2级加法器。
支持舍入。
支持更宽加／减法。
3位CARRYINSEL多路选择器。
(14)进位输出给第2级加法器。
支持更宽加／减法。
每个SIMD加法器可用(多至4个)。
级联的CARRYCASCOUT和MULTSIGNOUT允许MACC扩展至96位。
(15)可选择的输入、流水和输出／累加寄存器。
(16)可选择的控制寄存器。
(17)独立的时钟使能和复位，提供更大的灵活性。
(18)为节省功耗，当内部乘法器不用时，可用USE_MULT属性关闭内部乘法器逻辑。
每个DSP48E单元包括一个2输入乘法器，其后是多路选择器和3输入加法器／减法器／累加器。DSP48E的乘法器有非对称输入结构，支持18×25的二进制补码乘法。该乘法器以两个部分积的形式产生一个43位的二进制补码结果，该部分积经由X和Y多路复用器符号扩展为48位，然后输入后级的三输入加法器。这样当使用乘法器时，该加法器有效地变为二输入的加法器。
第2级的加法器／减法器在前级乘法器不用时可接受3个48位的二进制补码操作数，产生一个48位的二进制补码结果。设置USE MULT属性为NONE，配合适当的OPMODE设置可不使用乘法器。在SIMD模式下，48位加法器／减法器也支持带CARRYOUT位的双24位或四12位SIMD算术运算。在该模式下通过动态的ALUMODE控制信号，2输入的48位位逻辑运算也可支持。
更高级的DSP功能可以通过级联同一列中的DSP48E单元来实现，两个数据路径(ACOUTand BCOUT)和DSP48E的输出(PCOUT、MULTSIGNOUT和CARRYCASCOUT)提供了这种级联的能力。例如，FIR滤波器设计可以用级联的输入来安排一系列的输入数据采样，采用级联输出来安排一系列的部分输出结果。由于这种级联不使用普通逻辑的走线，所以是一种高性能低功耗的DSP滤波器实现方式。
C输入端口可以形成多组3输入算术功能，如3输入加法、带单个加法的二输入乘法。另一个有价值的功能是支持对称舍入的“逼进零”或“逼进无限”的乘法操作，C输入端口和特定数值检测器一起也支持收敛舍入。
对于多精度算术运算，DSP48E提供17位右移功能。这样DSP48E产生的一个部分积可以右移调整后在相邻的DSP48E中和下一部分积相加，采用该技术DSP48E可于构建更大的乘法器。
对于输入操作数、中间乘积和累加器输出的可编程流水处理增加了DSP处理的数据吞吐能力，48位的内部总线(PCOUT／PCIN)允许在同一列的DSP48E单元级联。当不同列的DSP48E需要连接时，则需要利用普通逻辑资源。
数值检测器位于DSP48E的后端，可支持收敛舍入、溢出／下溢及累加器的终值检测(计数器自动复位)，数值检测器也支持在某些位忽略下检测DSP48E输出的特定数值。
图 DSP48E单元的结构示意图
(1) 25×18乘泫器．
(2)30位宽的A端口入。其中低25位输人列乘法尜，而整个30位成为内部48位宽总线的高30位．该48位总线由A和B两个端口的输入拼接而成.
(3) 线联的A和B输入端口.
在直接输入和级联输入之间可进行半独立可选的流水线操作.
可支持独立时钟的两线A和B输入寄存器组.
(4)独立的C输人端口，C端口有存器有独立的复位和时钟使能．
(5) CARRYCASCIN和CARYCASCOUT内部级联信号支持用两个DSP48E单元实现累加器/加法器/减法器。
(6) MULTSIGNIN和MULTSIGNOUT内部级联信号用特定的OPMODE设置支持96位MACC扩展。
(7)在不使用第1级乘法器时SIMD模式支持3输入加法／减法。
双24位SIMD加法／减法／累加，使用2个独立的CARRYOUT信号。
四12位SIMD加法／减法／累加，使用4个独立的CARRYOUT信号。
(8)48逻辑单元。
按位逻辑运算，两输入AND、OR、NOT、NAND、NOR、XOR和XNOR。
通过ALUMODE可动态选择逻辑单元模式。
(9)特定数值检测。
支持溢出／下溢。
支持收敛舍入。
计数终止检测及自动复位。
(10)级联48位P总线支持内部低功耗加法器级联位及允许四12位或双24位SIMD加法器级联。
(11)可选的17位右移结构可实现更宽乘法器。
(12)动态可控运算模式，7位OPMODE控制总线提供X、Y和Z多路选择器选择信号。
(13)进位输入给第2级加法器。
支持舍入。
支持更宽加／减法。
3位CARRYINSEL多路选择器。
(14)进位输出给第2级加法器。
支持更宽加／减法。
每个SIMD加法器可用(多至4个)。
级联的CARRYCASCOUT和MULTSIGNOUT允许MACC扩展至96位。
(15)可选择的输入、流水和输出／累加寄存器。
(16)可选择的控制寄存器。
(17)独立的时钟使能和复位，提供更大的灵活性。
(18)为节省功耗，当内部乘法器不用时，可用USE_MULT属性关闭内部乘法器逻辑。
每个DSP48E单元包括一个2输入乘法器，其后是多路选择器和3输入加法器／减法器／累加器。DSP48E的乘法器有非对称输入结构，支持18×25的二进制补码乘法。该乘法器以两个部分积的形式产生一个43位的二进制补码结果，该部分积经由X和Y多路复用器符号扩展为48位，然后输入后级的三输入加法器。这样当使用乘法器时，该加法器有效地变为二输入的加法器。
第2级的加法器／减法器在前级乘法器不用时可接受3个48位的二进制补码操作数，产生一个48位的二进制补码结果。设置USE MULT属性为NONE，配合适当的OPMODE设置可不使用乘法器。在SIMD模式下，48位加法器／减法器也支持带CARRYOUT位的双24位或四12位SIMD算术运算。在该模式下通过动态的ALUMODE控制信号，2输入的48位位逻辑运算也可支持。
更高级的DSP功能可以通过级联同一列中的DSP48E单元来实现，两个数据路径(ACOUTand BCOUT)和DSP48E的输出(PCOUT、MULTSIGNOUT和CARRYCASCOUT)提供了这种级联的能力。例如，FIR滤波器设计可以用级联的输入来安排一系列的输入数据采样，采用级联输出来安排一系列的部分输出结果。由于这种级联不使用普通逻辑的走线，所以是一种高性能低功耗的DSP滤波器实现方式。
C输入端口可以形成多组3输入算术功能，如3输入加法、带单个加法的二输入乘法。另一个有价值的功能是支持对称舍入的“逼进零”或“逼进无限”的乘法操作，C输入端口和特定数值检测器一起也支持收敛舍入。
对于多精度算术运算，DSP48E提供17位右移功能。这样DSP48E产生的一个部分积可以右移调整后在相邻的DSP48E中和下一部分积相加，采用该技术DSP48E可于构建更大的乘法器。
对于输入操作数、中间乘积和累加器输出的可编程流水处理增加了DSP处理的数据吞吐能力，48位的内部总线(PCOUT／PCIN)允许在同一列的DSP48E单元级联。当不同列的DSP48E需要连接时，则需要利用普通逻辑资源。
数值检测器位于DSP48E的后端，可支持收敛舍入、溢出／下溢及累加器的终值检测(计数器自动复位)，数值检测器也支持在某些位忽略下检测DSP48E输出的特定数值。