为了提高DSP的视频处理能力，设计了一些硬件加速器作为协处理器。因为我们的DSP核有一个扩展的接口，可以用来直接连接这些加速器。对于仿真器来说，也提供了DLL的接口来对这些加速器进行模拟和仿真。   设计一个CYCLE精确的加速器模型，对于加速器的行为级的验证和提高仿真开发的效率都是很有必要的。在开发过程中，要作到：   1、同硬件设计人员及时沟通，理解其实现的机制。 2、设计好测试向量，用于验证C-MODEL和最后的RTL。 3、对各模块的设计，尽量用面向对象的方法进行抽象，这样，当规范有些变化时，可以减少对其它模块的影响。   同时，由于有些模块的RTL在同步开发，考虑 1、用SystemC来抽象一些外部模块，如SDRAM，BUS，这样才会真正作到行为级的准确无误。 2、用SystemC来抽象出DSP的扩展口，真接连接Verilog进行联合仿真。