文章转至:
http://baike.baidu.com/view/808675.htm
人们习惯称为DDR,部分初学者也常看到DDR SDRAM,就认为是
SDRAM。
DDR SDRAM是Double Data Rate SDRAM的缩写,是双倍速率同步
动态随机存储器的意思。DDR内存是在
SDRAM内存基础上发展而来的,仍然沿用SDRAM生产体系,因此对于内存厂商而言,只需对制造普通SDRAM的设备稍加改进,即可实现DDR内存的生产,可有效的降低成本。
SDRAM在一个时钟周期内只传输一次数据,它是在时钟的上升期进行数据传输;而DDR内存则是一个时钟周期内传输两次次数据,它能够在时钟的上升期和下降期各传输一次数据,因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。
与SDRAM相比:DDR运用了更先进的同步电路,使指定地址、数据的输送和输出主要步骤既独立执行,又保持与CPU完全同步;DDR使用了DLL(Delay Locked Loop,延时锁定回路提供一个数据滤波信号)技术,当数据有效时,存储控制器可使用这个数据滤波信号来精确定位数据,每16次输出一次,并重新同步来自不同存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度,它允许在
时钟脉冲的上升沿和下降沿读出数据,因而其速度是标准SDRA的两倍。
从外形体积上DDR与SDRAM相比差别并不大,他们具有同样的尺寸和同样的针脚距离。但DDR为184针脚,比SDRAM多出了16个针脚,主要包含了新的控制、时钟、电源和接地等信号。DDR内存采用的是支持2.5V电压的SSTL2标准,而不是SDRAM使用的3.3V电压的
LVTTL标准。
DDR2 SDRAM
DDR2内存颗粒DDR2 SDRAM简称DDR2是第二代双倍数据率同步动态随机存取存储器(Double-Data-Rate Two Synchronous Dynamic Random Access Memory),是一种电脑存储器规格。它属于SDRAM家族的存储器产品,提供了相较于DDR SDRAM更高的运行效能与更低的电压,是DDR SDRAM(双倍数据率同步动态随机存取存储器)的后继者,也是现时流行的存储器产品。由JEDEC(电子设备工程联合委员会)进行开发。
DDR2的结构及特点
DDR2内存拥有240个引脚(不包括定位槽),笔记本内存为200个引脚 DDR2内存的定位槽位于第64和65引脚之间(反面位于第184和185引脚之间) DDR2内存均采用FBGA(细间距球栅阵列)封装形式,特点是内存颗粒芯片引脚在颗粒下面 DDR2内存需要1.8V工作电压和0.9V的上拉电压(数据线用) DDR2内存每个时钟能够以4倍外部总线的速度读写数据,并且能够以内部控制总线4倍的速度运行 DDR2内存主要采用开关电源方式的供电电路,也有少数采用调压方式供电
编辑本段DDR2的定义
DDR2(Double Data Rate 2) SDRAM是由JEDEC(电子设备工程联合委员会)进行开发的新生代内存技术标准,它与上一代DDR内存技术标准最大的不同就是,虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式,但DDR2内存却拥有两倍于上一代DDR内存预读取能力(即:4bit数据读预取)。换句话说,DDR2内存每个时钟能够以4倍外部总线的速度读/写数据,并且能够以内部控制总线4倍的速度运行。 此外,由于DDR2标准规定所有DDR2内存均采用FBGA封装形式,而不同于目前广泛应用的TSOP/TSOP-II封装形式,FBGA封装可以提供了更为良好的电气性能与散热性,为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起DDR的发展历程,从第一代应用到个人电脑的DDR200经过DDR266、DDR333到今天的双通道DDR400技术,第一代DDR的发展也走到了技术的极限,已经很难通过常规办法提高内存的工作速度;随着Intel最新处理器技术的发展,前端总线对内存带宽的要求是越来越高,拥有更高更稳定运行频率的DDR2内存将是大势所趋。
编辑本段DDR2与DDR的区别
在了解DDR2内存诸多新技术前,先让我们看一组DDR和DDR2技术对比的数据。
延迟问题
从上表可以看出,在同等核心频率下,DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。换句话说,虽然DDR2和DDR一样,都采用了在时钟的上升延和下降延同时进行数据传输的基本方式,但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说,在同样100MHz的工作频率下,DDR的实际频率为200MHz,而DDR2则可以达到400MHz。 这样也就出现了另一个问题:在同等工作频率的DDR和DDR2内存中,后者的内存延时要慢于前者。举例来说,DDR
200和DDR2-400具有相同的延迟,而后者具有高一倍的带宽。实际上,DDR2-400和DDR 400具有相同的带宽,它们都是3.2GB/s,但是DDR400的核心工作频率是200MHz,而DDR2-400的核心工作频率是100MHz,也就是说DDR2-400的延迟要高于DDR400。
封装和发热量
DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR的传输能力,而是在采用更低发热量、更低功耗的情况下,DDR2可以获得更快的频率提升,突破标准DDR的400MHZ限制。 DDR内存通常采用TSOP芯片封装形式,这种封装形式可以很好的工作在200MHz上,当频率更高时,它过长的管脚就会产生很高的阻抗和寄生电容,这会影响它的稳定性和频率提升的难度。这也就是DDR的核心频率很难突破275MHZ的原因。而DDR2内存均采用FBGA封装形式。不同于目前广泛应用的TSOP封装形式,FBGA封装提供了更好的电气性能与散热性,为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。
DDR2内存采用1.8V电压,相对于DDR标准的2.5V,降低了不少,从而提供了明显的更小的功耗与更小的发热量,这一点的变化是意义重大的。
DDR2采用的新技术
除了以上所说的区别外,DDR2还引入了三项新的技术,它们是OCD、ODT和Post CAS。 OCD(Off-Chip Driver):也就是所谓的离线驱动调整,DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉(pull-up)/下拉(pull-down)的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性;通过控制电压来提高信号品质。 ODT:ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上,不同的内存模组对终结电路的要求是不一样的,终结电阻的大小决定了数据线的信号比和反射率,终结电阻小则数据线信号反射低但是信噪比也较低;终结电阻高,则数据线的信噪比高,但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组,还会在一定程度上影响信号品质。DDR2可以根据自已的特点内建合适的终结电阻,这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本,还得到了最佳的信号品质,这是DDR不能比拟的。
Post CAS:它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中,CAS信号(读写/命令)能够被插到RAS信号后面的一个时钟周期,CAS命令可以在附加延迟(Additive Latency)后面保持有效。原来的tRCD(RAS到CAS和延迟)被AL(Additive Latency)所取代,AL可以在0,1,2,3,4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期,因此ACT和CAS信号永远也不会产生碰撞冲突。 总的来说,DDR2采用了诸多的新技术,改善了DDR的诸多不足,虽然它目前有成本高、延迟慢能诸多不足,但相信随着技术的不断提高和完善,这些问题终将得到解决。
编辑本段DDR2内存标准参数表
标准名称 存储器时钟频率 周期 I/O总线频率 数据速率 传输方式 模块名称 极限传输率 位宽
DDR2-400 100MHz 10ns 200MHz 400Million 并行 PC2-3200 3200MB/s 64bit
DDR2-533 133MHz 7.5ns 266MHz 533Million 并行 PC2-4200, 4266MB/s 64bit
DDR2-667 166MHz 6ns 333MHz 667Million 并行 PC2-5300, 5333MB/s 64bit
DDR2-800 200MHz 5ns 400MHz 800Million 并行 PC2-6400 6400MB/s 64bit
DDR2-1066 266MHz 3.75ns 533MHz 1066Million 并行 PC2-8500, 8533MB/s 64bit
DDR2和DDR3的区别
DDR简述
DDR内存为184引脚(不包括定位槽) DDR内存定位槽位于第52和53引脚之间(反面位于第144和145针脚之间) DDR内存多采用TOSP II封装形式 DDR内存工作电压2.5V DDR内存预读取能力为DDR2的二分之一
DDR3简述
DDR3内存的引脚数封装方式与DDR2相同 DDR3内存定位槽位于第72和73引脚之间(反面位于第192和193针脚之间) DDR3内存工作电压1.5V DDR3内存预读取能力为DDR2的二倍
附对照表
DDR DDR2 DDR3
电压VDD 2.5V 1.8V 1.5V
I/O接口 SSTL_25 SSTL_18 SSTL_15
数据传输率 200~400 400~800 800~2000
容量标准 64M~1G 256M~4G 512M~8G
CL值 1.5/2/2.5/3 3/4/5/6 5/6/7/8
预读取(Bit) 2 4 8
逻辑Bank数量 2/4 4/8 8/16
突发长度 2/4/8 4/8 8
封装形式 TSOP FBGA FBGA
针脚数(Pin) 184 240 240