DSP

基于FPGA的CNN算法移植(三)软件算法架构分析

2019-07-13 18:01发布

更多精彩内容,请微信搜索“FPGAer俱乐部”关注我们  这个系列的精华部分在基于FPGA的CNN算法移植(一)概述   后面我真不知道怎么写了,再写就有泄密的风险。或者可以去讨论HLS 或者是SDsoc。         可是我真的想多做点笔记和大家一起讨论一下,思前想后就写这个吧。        这个是分析别人家公司的一个项目A,当然不是本公司的项目,因为需要借鉴,所以进行了分析 ,看我当时是如何去入手。  第一软件项目架构分析        项目A  软件架构图  ,YOLO上实现,图像输入 416*416*3 。A-->B 是3*3的卷积运算。B -->A 是pooling运算。总结起来就是卷积9层,池化6层  第二:运算量分析        有人会问,这个有什么用,这个是用来估算项目效率的,因为我要用这个来估算我目前项目的性能,这个也是参考之一。   第三:缓存量分析         分析一下每一层需要多少memory。这个是激活值16bit   这个是YOLO 架构,用HLS 2016.2  在 7045 上实现了17.53帧的项目。分析到此就结束了
本文转载自http://www.cnblogs.com/sepeng/p/8668923.html,如涉及侵权,请私信小编删除。============华 丽 的 分 割 线============
想加入我们FPGA学习交流群吗?可以长按或扫描以下二维码,审核通过后我们邀请您加入这些微信群旨在打造一个提供给FPGA工程开发人员及兴趣爱好者(统称“FPGAer”)进行技术交流、答疑解惑和学习的平台。而且我们也将会通过网络举办FPGA技术讲座,分享相关研究文献 

了解更多FPGA知识可以长按或扫描以下二维码关注FPGAer俱乐部