DSP

解决Quartus13.0sp1数字信号处理类IP核生成卡住以及仿真模型生成报错问题

2019-07-13 18:29发布

问题1:DSP类IP核生成卡住

以FFT IP核为例,生成时卡在如下界面 这个问题需要到oracle官网下载最新的Java SE Runtime Environment 32位安装包,附上地址:https://www.oracle.com/technetwork/java/javase/downloads/jre8-downloads-2133155.html 下载完成后,删除Quartus安装目录下C:altera13.0sp1quartusinjre(安装目录因人而异,本文给出默认C盘的目录)文件夹内的文件,安装32位最新版JRE到该目录即可。

问题2:编译错误Error:Can't generate netlist outout files because the file"C:/altera/ XXXXXXXX" is an OpenCore Plus time-limited file.

方法1:在没有授权时opencore是不允许生成Netlist的,更改设置:settings   里EDA Tool Settings —>Simulation选择“none”,重新编译,通过; 方法2:破解相应的IP核,至于破解方法,网上有很多,自行百度,此处给出一个比较全的license可供有需要的朋友下载https://download.csdn.net/download/sinat_22001183/11079241

问题3:破解了相关IP核后不能生成仿真模型和网表文件

报错如下图所示: 出现这种情况的,大多是选择使用的64位快捷方式,同时只破解了C:altera13.0quartusin64下的sys_cpt.dll文件,此时只需要使用32位的破解器继续破解目录C:altera13.0quartusin下的sys_cpt.dll文件,即可解决以上问题。