关于AM5728的视频捕捉和显示

1.  AM5728对显示和捕捉的支持：

AM5728视频捕捉和显示系统不再像DM8168那样有个HVPSS来管理视频的捕捉显示及处理。而是由两个子系统视频输入端口VIP和显示子系统DSS构成。VIP和DSS在系统中的位置如下图： l  显示子系统 n  全高清视频（1920x1080p，60Hz） n  多视频输入和视频输出。HDMI编码器 n  2D和3D图形。 n  带DMA引擎的显示控制器，总共有3个流水线。 n  HDMI编码器：兼容HDMI1.4a和DVI1.0 l  3个视频输入端口（VIP）模块

1.1  VIP概述

VIP模块提供器件的视频捕捉功能，VIP组合了一个多通道视频解析器（parser）、多个视频处理模块、灵活的视频端口DMA（VPDMA）引擎以便将输入的视频以不同格式存储。器件拥用3个VIP模块的实例，因此具备捕捉6个视频流的能力。 VIP模块包括下面特征： l  2个独立的可配置外部视频输入捕捉slice（slice 0和slice 1），每个slice有2每个个视频输入端口Port A和Port B，Port A可配置为24/16/8bit端口，Port B是固定的8bit端口，VIP 3的两个slice都不使用Port B，VIP3的Port A仅支持16bit接口。 l  每个视频Port A可以运行为带有独立时钟输入通道的端口（交织或分离Y/C数据输入）。所有输入都支持内嵌同步和外同步模式。 l  每个端口的外部异步像素时钟高达165MHz l  像素时钟输入域端口A支持一个24bit输入数据总线，包括16bit和24bit的BT.1120风格的嵌入同步 l  嵌入同步数据接口模式支持单或复用的源 l  离散同步数据接口模式仅支持单个源 l  24bit数据输入加离散同步能配置为： n  8-bit YUV422（Y和UV时间交织） n  16-bit YUV422（CbY和CrY时间交织） n  24-bit YUV422 n  16-bit RGB565 n  24-bit RGB88 n  12/16-bit RAW捕捉 n  24-bit RAW捕捉 l  离散同步模式包括： n  VSYNC+HSYNC(FID由FID信号脚确定，或者由HSYNC/VSYNC的关系来确定) n  VSYNC+ACTVID+FID n  VBLANK+ACTVID（ACTVID在VBLANK期间翻转）+FID n  VBLANK+ACTVID（在VBLANK期间无ACTVID翻转）+FID l  多通道Parser（仅对内嵌同步） n  仅支持内嵌同步 n  支持像素（2x或4x）或行复用模式 n  执行去复用或基本错误检查 n  支持最大9通道的行复用（8个正常的+1个分裂的行） l  支持附带数据捕捉 n  16bit或24bit输入，附带数据可以从任何单个通道获取 n  对8bit时间交织输入，附带数据可以从灰度通道、 {MOD}度通道或两个通道中选择 n  水平空交织数据捕捉仅支持使用离散同步（VSYNC+HSYNC或VSYNC+HBLANK） n  附带数据获取在多通道捕捉时也支持，与单个源一样 l  格式转换和缩放， n  可编程 {MOD}度空间转换 n  YUV422到YUV444转换 n  YUV444到YUV422转换 n  YUV422到YUV420转换 n  YUV444源：YUV444到YUV444，YUV444到RGB444，YUV444到YUV422，YUV444到YUV420 n  RGB888源：RGB888到RGB888，RGB888到YUV444，RGB888到YUV422，RGB888到YUV420 n  YUV422源：YUV422到YUV422，YUV422到YUV420，YUV422到YUV444，YUV422到RGB888 n  支持RAW到RAW（无处理） n  缩放和格式转换不支持复用输入。 l  支持2047像素宽的输入:进行缩放的时。 l  支持3840像素宽的输入：仅 {MOD}度上/下采样，而无缩放时。 l  至此和4095像素宽的输入：没有缩放和 {MOD}度上/下采样时。 l  最大支持的输入分辨率将来受限于： n  像素时钟和特征依赖的限制格式 n  对RGB24bit（原始数据），最大帧宽限制在2730像素。   VPDMA模块具备下面特点： l  VPDAM输出缓冲尺寸约束特征。这能确保写入时不会超过申请的内存缓冲尺寸。 l  支持Tiled（2D）和光栅寻址而不以带宽为代价。 l  每个通道双客户可以实现数据流的缩放和非缩放两种数据流（仅应用于非复用模式） l  开始于新的一帧的能力 l  每X帧中断 l  每X行中断（同步到帧起始）

1.2  显示子系统DSS

DSS能同时显示不同内容的画面在3个LCD和TV上。 3个LCD输出在3个并行接口上（DPI1、DPI2和DPI3），支持MIPI DPI2.0或BT-656或BT-1120. TV输出支持下面接口： n  HDMI n  DPI1 DSS包含下面模块： n  显示控制器 u  一个DMA引擎 u  一个图形管线GFX、3个视频VID管线、一个回写（WB）流水 u  3个LCD输出、1个TV输出，每一个都具有专门的overlay管理器 n  HDMI引擎 u  HDMI 1.4a，支持1080p@60Hz(包括支持3D帧拼装（frame-packing）) u  36-bit RGB颜 {MOD}。 u  HDCP 1.4保护 u  支持Deep颜 {MOD}模式（148.5-MHz像素时钟，10-bit/12bit） 必要的视频锁相环（PLLs）、PHY： n  DPLL_HDMI/HDMI_PHY n  DPLL_VIDEO1 n  DPLL_VIDEO2 为确保有效的带宽，显示子系统集成L3_MAIN与DISPC之间的互联，以便交换数据：